第1章 计算机系统知识

题库 9 · 章节 69 · 共 57 题

1. 为实现程序指令的顺序执行，CPU______中的值将自动加1。

• A. 指令寄存器（IR）
• B. 程序计数器（PC）
• C. 地址寄存器（AR）
• D. 指令译码器（ID）

答案：B

解析：

本题考查CPU中相关寄存器的基础知识。 指令寄存器（IR）用来保存当前正在执行的指令。当执行一条指令时，先把它从内存取到数据寄存器（DR）中，然后再传送至IR。 为了执行任何给定的指令，必须对操作码进行测试，以便识别所要求的操作，指令译码器（ID）就是做这项工作的。指令寄存器中操作码字段的输出就是指令译码器的输入。操作码一经译码后，即可向操作控制器发出具体操作的特定信号。 地址寄存器（AR）用来保存当前CPU所访问的内存单元的地址。由于内存和CPU之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读/写操作完成为止。为了保证程序指令能够连续地执行下去，CPU必须具有某些手段来确定下一条指令的地址，程序计数器正起到这种作用，所以通常又称为指令计数器。 在程序开始执行前，必须将它的起始地址，即程序的一条指令所在的内存单元地址送入程序计数器（PC），因此PC 的内容即是从内存提取的第一条指令的地址。当执行指令时，CPU将自动修改PC的内容，即每执行一条指令，PC就增加一个量，这个量等于指令所含的字节数，以便使其总保持将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单地对PC加1。

_{难度 2 · 作答 4335 次 · 正确率 87.1%}

2. 在CPU中，常用来为ALU执行算术逻辑运算提供数据并暂存运算结果的寄存器是______。

• A. 程序计数器
• B. 状态寄存器
• C. 通用寄存器
• D. 累加寄存器

答案：D

解析：

本题考查CPU中相关寄存器的基础知识。 CPU中有一些重要的寄存器，程序计数器(PC)用于存放指令的地址。当程序顺序执行时，每取出一条指令，PC内容自动增加一个值，指向下一条要取的指令。当程序出现转移时，则将转移地址送入PC，然后由PC给出新的指令地址。 状态寄存器用于记录运算中产生的标志信息。状态寄存器中的每一位单独使用，称为标志位。标志位的取值反映了ALU当前的工作状态，可以作为条件转移指令的转移条件。典型的标志位有以下几种:进位标志位(C)、零标志位(Z)、符号标志位(S)、溢出标志位(V)、奇偶标志位(P)。 通用寄存器组是CPU中的一组工作寄存器，运算时用于暂存操作数或地址。在程序中使用通用寄存器可以减少访问内存的次数，提高运算速度。累加器(accumulator)是一个数据寄存器，在运算过程中暂时存放操作数和中间运算结果，不能用于长时间地保存一个数据。

_{难度 2 · 作答 4162 次 · 正确率 70.1%}

3. 在计算机系统中，CPU中跟踪后继指令地址的寄存器是______。

• A. 指令寄存器
• B. 状态条件寄存器
• C. 程序计数器
• D. 主存地址寄存器

答案：C

解析：

在计算机系统中，程序计数器（Program Counter，PC）用于跟踪后继指令的地址。 指令寄存器（Instruction Register，IR）用于存放当前正在执行的指令。 状态条件寄存器（Status and Condition Register）用于保存指令执行后的状态和条件信息。 主存地址寄存器（Memory Address Register）用于保存要访问的主存单元的地址。

_{难度 2 · 作答 4316 次 · 正确率 61.5%}

4. 冯•诺依曼计算机中指令与数据均以二进制形式存放在存储器中，CPU区分它们的依据是 _____ 。

• A. 指令操作码的译码结果
• B. 指令和数据的寻址方式
• C. 指令周期的不同阶段
• D. 指令和数据所在的存储单元

答案：C

解析：

CPU根据指令周期的不同阶段来区分是指令还是数据，1）通常在取指阶段取出的是指令，在其他阶段（如分析、取数或执行阶段）取出的是数据;2）取指令或数据时地址的来源不同:指令地址来源于程序计数器;数据地址来源于地址形成部件。 指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间。CPU执行指令的过程中，根据时序部件发出的时钟信号按部就班进行操作。在取指令阶段读取到的是指令，在分析指令和执行指令时，需要操作数时再去读操作数。

_{难度 2 · 作答 3870 次 · 正确率 59.0%}

5. 在双核处理器中，双核是指______。

• A. 执行程序时有两条指令流水线并行工作
• B. 在一个CPU中集成两个运算核心以提高运算能力
• C. 利用超线程技术实现的多任务并行处理
• D. 在主板上设置两个独立的 CPU 以提高处理能力

答案：B

解析：

双核处理器（Dual Core Processor）是指在一个处理器上集成两个运算核心，从而提高计算能力。即基于单个半导体的一个处理器上拥有两个一样功能的处理器核心。

_{难度 2 · 作答 3679 次 · 正确率 76.5%}

6. 对于定点纯小数的数据编码，下述说法正确的是______。

• A. 仅原码能表示-1
• B. 仅反码能表示-1
• C. 原码和反码均能表示-1
• D. 仅补码能表示-1

答案：D

解析：

在定点小数中，补码表示中用特殊数，即符号位1，后面n个0（n表示数值位位数）来表示最小的负数-1。

_{难度 2 · 作答 3602 次 · 正确率 55.3%}

7. 计算机中常采用原码、反码、补码和移码表示数据，其中，±0编码相同的是______。

• A. 原码和补码
• B. 反码和补码
• C. 补码和移码
• D. 原码和移码

答案：C

解析：

本题考查数据表示基础知识。 设机器字长为n(即采用n个二进制位表示数据)，最高位是符号位，0表示正号，1表示负号。 原码表示方式下，除符号位外，n-1位表示数值的绝对值。因此，n为8时，[+0]原=00000000，[-0]原=10000000。 正数的反码与原码相同，负数的反码则是其绝对值按位求反。n为8时，数值0的反码表示有两种形式:[+0]反=00000000，[-0]反=11111111。 正数的补码与其原码和反码相同，负数的补码则等于其反码的末尾加1。在补码表示中，0有唯一的编码[+0]原=00000000，[-0]原=00000000。 移码表示法是在数X上增加一个偏移量来定义的，常用于表示浮点数中的阶码。机器字长为n时，在偏移量为 的情况下，只要将补码的符号位取反便可获得相应的移码表示。

_{难度 2 · 作答 3512 次 · 正确率 62.7%}

8. 如果"2X"的补码是"90H"，那么X的真值是______。

• A. 72
• B. −56
• C. 56
• D. 111

答案：B

解析：

本题考查数据表示基础知识。 先由补码"90H"得出其对应的真值，为负数，绝对值的二进制形式为01110000，转换为十进制后等于-112，即2x=-112，因此x=-56。

_{难度 2 · 作答 3243 次 · 正确率 65.0%}

9. 某机器字长为n，最高位是符号位，其定点整数的最大值为______。

• A.
• B.
• C.
• D.

答案：B

解析：

本题考查数据表示基础知识。 机器字长为n，最高位为符号位，则剩余的n-1位用来表示数值，其最大值是这n-1位都为1，也就是 。

_{难度 2 · 作答 3242 次 · 正确率 73.8%}

10. 在采用定点二进制的运算中，减法运算一般是通过 _ 来实现的。

• A. 补码运算的二进制加法器
• B. 原码运算的二进制加法器
• C. 补码运算的二进制减法器
• D. 原码运算的二进制减法器

答案：A

解析：

计算机中的定点数采用补码进行计算，补码计算的特单:零的表示唯一;加减法运算简单。（可以将减法运算转化为加法运算;符号位当做数值位直接参与运算;如高位溢出，则直接舍弃）。

_{难度 2 · 作答 3267 次 · 正确率 77.1%}

11. （复合题 1/2）以下关于浮点表示的叙述中，错误的是 （1） 。

共用题干： 浮点数的一般表示形式为 ，其中E为阶码，F为尾数。以下关于浮点表示的叙述中，错误的是 （1） 。两个浮点数进行相加运算，应首先 （2） 。

• A. 阶码的长度决定浮点表示的范围，尾数的长度决定浮点表示的精度
• B. 工业标准IEEE754浮点数格式中阶码采用移码、尾数采用原码表示
• C. 规格化指的是阶码采用移码、尾数采用补码
• D. 规格化表示要求将尾数的绝对值限定在区间[0.5，1）

答案：C

解析：

本题考查数据表示基础知识。 为了提高运算的精度，需要充分地利用尾数的有效数位，通常采取浮点数规格化形式，即规定尾数的最高数位必须是一个有效值，即 。在尾数用补码表示时，规格化浮点数应满足尾数最高数位与符号位不同，即当 时，应有0.1xx...x形式;当-1<M<-1/2时，应有1.0xx...x形式。 需要注意的是，当M=-1/2时，对于原码来说是规格化数，而对于补码来说不是规格化数。 两个浮点数进行相加运算时，首先需要对阶(使它们的阶码一致)，然后再进行尾数的相加处理。

_{难度 2 · 作答 3343 次 · 正确率 46.9%}

12. （复合题 2/2）（2）正确的选项是?

共用题干： 浮点数的一般表示形式为 ，其中E为阶码，F为尾数。以下关于浮点表示的叙述中，错误的是 （1） 。两个浮点数进行相加运算，应首先 （2） 。

• A. 将较大的数进行规格化处理
• B. 将较小的数进行规格化处理
• C. 将这两个数的尾数相加
• D. 统一这两个数的阶码

答案：D

解析：

本题考查数据表示基础知识。 为了提高运算的精度，需要充分地利用尾数的有效数位，通常采取浮点数规格化形式，即规定尾数的最高数位必须是一个有效值，即 。在尾数用补码表示时，规格化浮点数应满足尾数最高数位与符号位不同，即当 时，应有0.1xx...x形式;当-1<M<-1/2时，应有1.0xx...x形式。 需要注意的是，当M=-1/2时，对于原码来说是规格化数，而对于补码来说不是规格化数。 两个浮点数进行相加运算时，首先需要对阶(使它们的阶码一致)，然后再进行尾数的相加处理。

_{难度 2 · 作答 3158 次 · 正确率 75.5%}

13. 若浮点数用补码表示，则判断运算结果为规格化数的方法是______。

• A. 阶符与数符相同为规格化数
• B. 阶符与数符相异为规格化数
• C. 数符与尾数小数点后第一位数字相异为规格化数
• D. 数符与尾数小数点后第一位数字相同为规格化数

答案：C

解析：

规格化，对二进制浮点数N=2^E×M，若尾数M满足1/2≤|M|<1，即尾数最高位数字为"1"，则为规格化的数。 对补码来说:如果是正数，尾数的最高位为"1";如果是负数，尾数的最高位应为"0"（即1.0x...x），或为"1"而以后各位全为"0"（即1.10...0）。前者小于-1/2，后者正好等于-1/2。 为了机器判断方便，在补码表示中，往往不把-1/2列入规格化的数。这样，补码规格化数规定如下: 对于正数，如果 1 > M ≥ 1/2，称为规格化数，其补码表示形式为:0.1x...x;对于负数，如果 -1/2>M ≥ -1（注意:补码表示的时候可取-1），称为规格化数，其补码表示形式为:1.0x...x。 其中x表示可任取"0"或"1"。 因此，机器只要判断运算结果的符号位与最高有效位是否相同，便可知道是否是规格化的数。相异即规格化。

_{难度 2 · 作答 2989 次 · 正确率 56.3%}

14. 浮点加(减)法运算过程中需要以下操作要素: ①零操作数检查;②规格化及舍入处理;③尾数加(减)运算;④对阶操作。 正确的加(减)法操作流程是 _ 。

• A. ①③④②
• B. ①④③②
• C. ②①④③
• D. ④③②①

答案：B

解析：

浮点数的加减法步骤: ①零操作数处理; ②求阶差并对阶。小阶向大阶看齐; ③尾数求和; ④规格化处理; ⑤舍入处理。在对结果右规时，超过尾数的低位部分要进行舍入处理; ⑥溢出判断。判断阶码是否溢出。对于32位浮点数，除去全0和全1的特殊情况，阶码E∈[1,254]。

_{难度 2 · 作答 2914 次 · 正确率 64.1%}

15. 循环冗余校验码（CRC）利用生成多项式进行编码。设数据位为n位，校验位为k位，则CRC码的格式为 _____ 。

• A. k个校验位按照指定间隔位与n个数据位混淆
• B. k个校验位之后跟n个数据位
• C. n个数据位之后跟k个校验位
• D. k个校验位等间隔地放入n个数据位中

答案：C

解析：

循环冗余校验码是一种多项式编码，由左边数据位和右边校验位组成。广泛应用于数据链路层的错误检测。

_{难度 2 · 作答 2930 次 · 正确率 61.2%}

16. 利用海明码 纠正单位错，如果有9位信息位，则需要加入______位冗余位。

• A. 4
• B. 5
• C. 7
• D. 8

答案：A

解析：

本题考查校验码基础知识。 海明码是一种多重奇偶校验码，具有检错和纠错的功能。数据位 ，校验位k的关系应满足: 按照海明的理论，纠错码的编码就是把所有合法的码字尽量安排在n维超立方体的顶点上，使得任一对码字之间的距离尽可能大。如果任意两个码字之间的海明距离是d，则所有少于等于d-1位的错误都可以检查出来，所有少于 位的错误都可以纠正。一个自然的推论是，对某种长度的错误串，要纠正错误就要用比仅仅检测它多一倍的冗余位。 如果对于 位的数据，增加 位冗余位， 位的纠错码，则有: 。对于给定的数据位 ，上式给出了 的下界，即要纠正单个错误， 必须取最小值。在本题中， ， ，可取 ，得到 。

_{难度 2 · 作答 2805 次 · 正确率 78.5%}

17. 以下关于海明码的叙述中，正确的是______。

• A. 海明码利用奇偶性进行检错和纠错
• B. 海明码的码距为 1
• C. 海明码可以检错但不能纠错
• D. 海明码中数据位的长度与校验位的长度必须相同

答案：A

解析：

本题考查校验码基础知识。 海明码能检测并纠正一位错误。海明码是一个多重校验码，也就是码字中的信息码位同时被多个校验码进行校验，然后通过这些码位对不同校验码的联动影响最终可以找出是哪一位出错了。 海明码的编码方式如下:设数据有n位，校验码有k位。则校验码一共有 种取值方式。其中需要一种取值方式表示数据正确，剩下 -1种取值方式表示有一位数据出错。因为编码后的二进制串有n+k位，因此k应该满足 -1≥n+k。 校验码在二进制串中的位置为2的整数幂，剩下的位置为数据。

_{难度 2 · 作答 2846 次 · 正确率 67.6%}

18. 多计算机系统属于______体系结构。

• A. SISD
• B. SIMD
• C. MISD
• D. MIMD

答案：D

解析：

本题考查计算机组成与体系结构的Flynn分类法。 Flynn分类法是根据指令流、数据流和多倍性三方面来进行分类的，具体如下表所示。 Flynn分类法 体系结构类型 结构 关键特性 代表 单指令流单数据流SISD 控制部分：一个 处理器：一个 主存模块：一个

单处理器系统 单指令流多数据流SIMD 控制部分：一个 处理器：多个 主存模块：多个 各处理器以异步的形式执行同一条指令 并行处理机 阵列处理机 超级向量处理机 多指令流单数据流MISD 控制部分：多个 处理器：多个 主存模块：多个 被证明不可能，至少是不实际 理论模型，未见成型产品 多指令流多数据流MIMD 控制部分：多个 处理器：多个 主存模块：多个 能够实现作业、任务、指令等各级全面并行 多处理机系统 多计算机 多计算机系统是由两台或多态计算机通过共享主存资源（信息）或通过数据链路联结在一起的计算机系统。系统中的计算机都有自己的控制部件和处理部件，因此该系统可以同时执行多条指令。属于多指令流多数据流（MIMD）体系结构。

_{难度 2 · 作答 2883 次 · 正确率 59.0%}

19. 计算机指令一般包括操作码和地址码两个部分，为分析执行一条指令，其______。

• A. 操作码应存入指令寄存器（IR），地址码应存入程序计数器（PC）
• B. 操作码应存入程序计数器（PC），地址码应存入指令寄存器（IR）
• C. 操作码和地址码都应存入指令寄存器（IR）
• D. 操作码和地址码都应存入程序计数器（PC）

答案：C

解析：

本题考查指令系统的基础知识。 程序被加载到内存后开始运行，当 CPU 执行一条指令时，先把它从内存储器取到缓冲寄存器（DR）中，再送入指令寄存器IR暂存，指令译码器根据指令寄存器IR的内容产生各种微操作指令，控制其他的组成部件工作，完成所需的功能。 程序计数器（PC）具有寄存信息和计数两种功能，又称为指令计数器。程序的执行分为两种情况，一是顺序执行，二是转移执行。在程序开始执行前，将程序的起始地址送入PC，该地址在 程序加载到内存时确定，因此PC的内容即是程序第一条指令的地址。执行指令时，CPU将自动修改PC的内容，以便使其总保持将要执行的下一条指令的地址。由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单地对PC加1。当遇到转移指令时，后继指令的地址根据当前指令的地址加上一个向前或向后转移的位移量得到，或者根据转移指令给出的直接转移地址得到。

_{难度 2 · 作答 2933 次 · 正确率 42.8%}

20. 在机器指令的地址字段中，直接指出操作数本身的寻址方式称为______。

• A. 隐含寻址
• B. 寄存器寻址
• C. 立即寻址
• D. 直接寻址

答案：C

解析：

本题考查存储系统基础知识。 随着主存增加，指令本身很难保证直接反映操作数的值或其地址，必须通过某种映射方式实现对所需操作数的获取。指令系统中将这种映射方式称为寻址方式，即指令按什么方式寻找(或访问)到所需的操作数或信息(例如转移地址信息等)。可以被指令访问到的数据和信息包括通用寄存器、主存、堆栈及外设端口寄存器等。 指令中地址码字段直接给出操作数本身，而不是其访存地址，不需要访问任何地址的寻址方式被称为立即寻址。

_{难度 2 · 作答 2780 次 · 正确率 65.6%}

21. 若CPU要执行的指令为:MOV R1，#45（即将数值45传送到寄存器R1中），则该指令中采用的寻址方式为______。

• A. 直接寻址和立即寻址
• B. 寄存器寻址和立即寻址
• C. 相对寻址和直接寻址
• D. 寄存器间接寻址和直接寻址

答案：B

解析：

本题考查指令系统寻址方式基础知识。 指令中的寻址方式就是如何对指令中的地址字段进行解释，以获得操作数的方法或获得程序转移地址的方法。常用的寻址方式有: ●立即寻址。操作数就包含在指令中。 ●直接寻址。操作数存放在内存单元中，指令中直接给出操作数所在存储单元的地址。 ●寄存器寻址。操作数存放在某一寄存器中，指令中给出存放操作数的寄存器名。 ●寄存器间接寻址。操作数存放在内存单元中，操作数所在存储单元的地址在某个寄存器中。 ●间接寻址。指令中给出操作数地址的地址。 ●相对寻址。指令地址码给出的是一个偏移量(可正可负)，操作数地址等于本条指令的地址加上该偏移量。 ●变址寻址。操作数地址等于变址寄存器的内容加偏移量。 题目给出的指令中，R1是寄存器，属于寄存器寻址方式，45是立即数，属于立即寻址方式。

_{难度 2 · 作答 2708 次 · 正确率 72.9%}

22. 下列关于流水线方式执行指令的叙述中，不正确的是______。

• A. 流水线方式可提高单条指令的执行速度
• B. 流水线方式下可同时执行多条指令
• C. 流水线方式提高了各部件的利用率
• D. 流水线方式提高了系统的吞吐率

答案：A

解析：

本题考查计算机系统硬件基础知识。 流水(pipelining)技术是把并行性或并发性嵌入到计算机系统里的一种形式，它把重复的顺序处理过程分解为若干子过程，每个子过程能在专用的独立模块上有效地并发工作。显然，对于单条指令而言，其执行过程中的任何一步都不能省却且需按顺序执行，所以"流水线方式可提高单条指令的执行速度"的说法是错误的。

_{难度 2 · 作答 2764 次 · 正确率 71.9%}

23. （复合题 1/2）（1）正确的选项是?

共用题干： 一条指令的执行过程可以分解为取指、分析和执行三步，在取指时间 、分析时间 、执行时间 的情况下，若按串行方式执行，则10条指令全部执行完需要 （1） Δt。若按照流水方式执行，则执行完10 条指令需要 （2） Δt。

• A. 40
• B. 70
• C. 90
• D. 100

答案：C

解析：

本题考查指令执行的流水化概念。 根据题目中给出的数据，每一条指令的执行过程需要 。在串行执行方式下，执行完一条指令后才开始执行下一条指令， 条指令共耗时 。若按照流水方式执行，则在第 条指令处于执行阶段时就可以分析第 条指令，同时取第 条指令。由于指令的执行阶段所需时间最长(为 )，因此指令开始流水执行后，每 将完成一条指令，所需时间为 。

_{难度 2 · 作答 2700 次 · 正确率 89.6%}

24. （复合题 2/2）（2）正确的选项是?

共用题干： 一条指令的执行过程可以分解为取指、分析和执行三步，在取指时间 、分析时间 、执行时间 的情况下，若按串行方式执行，则10条指令全部执行完需要 （1） Δt。若按照流水方式执行，则执行完10 条指令需要 （2） Δt。

• A. 20
• B. 30
• C. 40
• D. 45

答案：D

解析：

本题考查指令执行的流水化概念。 根据题目中给出的数据，每一条指令的执行过程需要 。在串行执行方式下，执行完一条指令后才开始执行下一条指令， 条指令共耗时 。若按照流水方式执行，则在第 条指令处于执行阶段时就可以分析第 条指令，同时取第 条指令。由于指令的执行阶段所需时间最长(为 )，因此指令开始流水执行后，每 将完成一条指令，所需时间为 。

_{难度 2 · 作答 2655 次 · 正确率 86.7%}

25. 以下关于CISC（Complex Instruction Set Computer，复杂指令集计算机）和RISC（Reduced Instruction Set Computer， 精简指令集计算机）的叙述中，错误的是______。

• A. 在CISC中，其复杂指令都采用硬布线逻辑来执行
• B. 采用CISC技术的CPU，其芯片设计复杂度更髙
• C. 在RISC中，更适合采用硬布线逻辑执行指令
• D. 采用RISC技术，指令系统中的指令种类和寻址方式更少

答案：A

解析：

本题考查指令系统中指令集计算机基础知识。 CISC(Complex Instruction Set Computer，复杂指令集计算机)的基本思想是:进一步增强原有指令的功能，用更为复杂的新指令取代原先由软件子程序完成的功能，实现软件功能的硬件化，导致机器的指令系统越来越庞大而复杂。CISC计算机一般所含的指令数目至少300条以上，有的甚至超过500条。 RISC(Reduced Instruction Set Computer，精简指令集计算机)的基本思想是:通过减少指令总数和简化指令功能，降低硬件设计的复杂度，使指令能单周期执行，并通过优化编译提高指令的执行速度，采用硬布线控制逻辑优化编译程序。在20世纪70年代末开始兴起，导致机器的指令系统进一步精炼而简单。 CISC和RISC的特性比较 特性 CISC RISC 指令数目 多 少 指令长度 可变长指令 大部分等长指令 控制器复杂性 复杂 简单 寻址方式 较丰富，提高编程灵活性 较少，以提高效率 编程便利性 指令多，编程灵活 编程量更大，采用较多通用寄存器 实现方式 微程序控制技术 采用硬布线逻辑控制优化编译程序，采用流水线技术

_{难度 2 · 作答 2876 次 · 正确率 68.9%}

26. 以下关于Cache的叙述中，正确的是______。

• A. 在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素
• B. Cache的设计思想是在合理成本下提高命中率
• C. Cache的设计目标是容量尽可能与主存容量相等
• D. CPU中的Cache容量应大于CPU之外的Cache容量

答案：B

解析：

本题考查高速缓存Cache基础知识。 Cache是一个高速小容量的临时存储器，可以用高速的静态存储器(SRAM)芯片实现以集成到CPU芯片内部，或者设置在CPU与内存之间，用于存储CPU最经常访问的指令或者操作数据。Cache的出现是基于两种因素:首先是由于CPU的速度和性能提高很快而主存速度较低且价格高，其次是程序执行的局部性特点。因此，才将速度比较快而容量有限的SRAM构成Cache，目的在于尽可能发挥CPU的高速度。很显然，要尽可能发挥CPU的高速度，就必须用硬件实现其全部功能。

_{难度 2 · 作答 2589 次 · 正确率 71.6%}

27. 主存与Cache的地址映射方式中，______方式可以实现主存任意一块装入Cache中任意位置，只有装满才需要替换。

• A. 全相联
• B. 直接映射
• C. 组相联
• D. 串并联

答案：A

解析：

本题考查高速缓存Cache基础知识。 全相联映射是指主存中任一块都可以映射到Cache中任一块的方式，也就是说，当主存中的一块需调入Cache时，可根据当时Cache的块占用或分配情况，选择一个块给主存块存储，所选的Cache块可以是Cache中的任意一块。 直接相联映射方式是指主存的某块j只能映射到满足特定关系的Cache块i中。 全相联映射和直接相联映射方式的优缺点正好相反，也就是说，对于全相联映射方式来说为优点的恰是直接相联映射方式的缺点，而对于全相联映射方式来说为缺点的恰是直接相联映射方式的优点。 组相连映像了兼顾这两种方式的优点:主存和Cache按同样大小划分成块;主存和Cache按同样大小划分成组;主存容量是缓存容量的整数倍，将主存空间按缓冲区的大小分成区，主存中每一区的组数与缓存的组数相同;当主存的数据调入缓存时，主存与缓存的组号应相等，也就是各区中的某一块只能存入缓存的同组号的空间内，但组内各块地址之间则可以任意存放，即从主存的组到Cache的组之间采用直接映象方式;在两个对应的组内部采用全相联映象方式。

_{难度 2 · 作答 2618 次 · 正确率 73.7%}

28. （复合题 1/2）（1）正确的选项是?

共用题干： 高速缓存Cache与主存间采用全相连地址映像方式，高速缓存的容量为4MB，分为4块，每块1MB，主存容量为256MB。若主存读写时间为30ns，高速缓存的读写时间为3ns，平均读写时间为3.54ns，则该高速缓存的命中率为（1）%。若地址变换表如下表所示，则主存地址为8888888H时，高速缓存地址为（2） H。 地址表换表0 38H 1 88H 2 59H 3 67H

• A. 90
• B. 95
• C. 98
• D. 99

答案：C

解析：

本题考查高速缓存Cache和存储系统的基本知识。 我们设高速缓存的命中率为:t。则有30*(1-t)+3*t=3.54，解方程得:t=0.98。所以高速缓存的命中率为98%。 由于高速缓存的容量为4MB，分为4块。所以把高速缓存的22位长地址划分为两部分，块号为2位，而块内地址为20位。主存容量为256MB，所以主存地址长度为28位。这样主存的块号为8位，块内地址为20位。此时先将主存地址8888 888H化为二进制数1000 1000 1000 1000 1000 1000 1000，其中斜体为块号88H，加粗部分为块内地址8888。查表得到Cache对应块号为1H，所以高速缓存地址为188888H。

_{难度 2 · 作答 2396 次 · 正确率 61.5%}

29. （复合题 2/2）（2）正确的选项是?

共用题干： 高速缓存Cache与主存间采用全相连地址映像方式，高速缓存的容量为4MB，分为4块，每块1MB，主存容量为256MB。若主存读写时间为30ns，高速缓存的读写时间为3ns，平均读写时间为3.54ns，则该高速缓存的命中率为（1）%。若地址变换表如下表所示，则主存地址为8888888H时，高速缓存地址为（2） H。 地址表换表0 38H 1 88H 2 59H 3 67H

• A. 488888
• B. 388888
• C. 288888
• D. 188888

答案：D

解析：

本题考查高速缓存Cache和存储系统的基本知识。 我们设高速缓存的命中率为:t。则有30*(1-t)+3*t=3.54，解方程得:t=0.98。所以高速缓存的命中率为98%。 由于高速缓存的容量为4MB，分为4块。所以把高速缓存的22位长地址划分为两部分，块号为2位，而块内地址为20位。主存容量为256MB，所以主存地址长度为28位。这样主存的块号为8位，块内地址为20位。此时先将主存地址8888 888H化为二进制数1000 1000 1000 1000 1000 1000 1000，其中斜体为块号88H，加粗部分为块内地址88888。查表得到Cache对应块号为1H，所以高速缓存地址为188888H。

_{难度 2 · 作答 2272 次 · 正确率 66.3%}

30. 硬盘所属的存储器类别是______。

• A. 寄存器
• B. 缓存
• C. 主存
• D. 辅存

答案：D

解析：

硬盘所属的存储类别是辅存。 寄存器通常集成在 CPU 内部，速度极快但容量很小。 缓存（Cache）是位于 CPU 和主存之间的高速缓冲存储器Cache，用于加速 CPU 对数据的访问。 主存一般指计算机中的内存（如 DDR 内存），其速度比硬盘快，但容量相对较小。 硬盘（Hard Disk Drive，HDD）或固态硬盘（Solid State Drive，SSD）属于辅助存储器，用于长期存储大量的数据和程序，速度相对较慢，但容量较大。

_{难度 2 · 作答 2365 次 · 正确率 77.8%}

31. 若内存容量为16GB，字长为64位，则______。

• A. 地址总线和数据总线的宽度都为64
• B. 地址总线的宽度为34，数据总线的宽度为64
• C. 地址总线的宽度为34，数据总线的宽度为8
• D. 地址总线的宽度为64，数据总线的宽度为8

答案：B

解析：

本题考查计算机总线基础知识。 字长是指在同一时间中CPU处理二进制数的位数叫字长。 数据总线是用于在计算机中传送数据的总线，他可以把CPU的数据传送到存储器或输入输出接口等其他部件，也可以将其他部件的数据传送到CPU。数据总线的位数是微型计算机的一个重要指标，通常与微处理的字长相一致。 地址总线是传送地址信息的总线，根据地址总线的多少可以确定内存容量的大小，如34位的地址总线可以允许34次方的内存容量，即16GB的内存容量。

_{难度 2 · 作答 2675 次 · 正确率 56.1%}

32. 在微型计算机中，管理键盘最适合采用的I/O控制方式是______方式。

• A. DMA
• B. 无条件传送
• C. 程序查询
• D. 中断

答案：D

解析：

程序控制方式:低速外设或CPU任务不繁忙的情况; 程序中断方式:微型机中随机出现的服务以及对I/O处理的实时性要求很高的系统; DMA方式:微型机中内存与高速外围设备进行大批数据交换; 输入/输出处理机IOP（通道方式）:处理外设较多，规模较大的情形（大型机）。 无条件传送方式假设外设始终处于就绪状态，数据传送时，CPU不必通过接口查询外设的状态，而直接执行 I/O 指令进行数据传输。

_{难度 2 · 作答 2532 次 · 正确率 72.9%}

33. 以下关于计算机系统中断概念的叙述中，正确的是______。

• A. 由I/O设备提出的中断请求和电源掉电都是可屏蔽中断
• B. 由I/O设备提出的中断请求和电源掉电都是不可屏蔽中断
• C. 由I/O设备提出的中断请求是可屏蔽中断，电源掉电是不可屏蔽中断
• D. 由I/O设备提出的中断请求是不可屏蔽中断，电源掉电是可屏蔽中断

答案：C

解析：

本题考查中断的基础知识。 按照是否可以被屏蔽，可以将中断分为两大类:不可屏蔽中断（又叫非屏蔽中断）和可屏蔽中断。不可屏蔽中断源一旦提出请求，CPU必须无条件响应，而对可屏蔽中断源的请求，CPU可以响应，也可以不响应。典型的非屏蔽中断源的例子是电源掉电，一旦出现，必须立即无条件响应， 否则进行其他任何工作都是没有意义的。典型的可屏蔽中断源的例子是打印机中断，CPU 对打印机中断请求的响应可以快一些，也可以慢一些，因为让打印机等待是完全可以的。对于软中断，它不受中断允许标志位（IF位）的影响，所以属于非屏蔽中断范畴。

_{难度 2 · 作答 2484 次 · 正确率 80.6%}

34. 计算机运行过程中，CPU需要与外设进行数据交换。采用______控制技术时，CPU与外设可并行工作。

• A. 程序查询方式和中断方式
• B. 中断方式和DMA方式
• C. 程序查询方式和DMA方式
• D. 程序查询方式、中断方式和DMA方式

答案：B

解析：

本题考查输入/输出技术基础知识。 程序查询和中断方式都需要CPU来执行程序指令进行数据的输入和输出，DMA方式则不同，这是一种不经过CPU而直接从内存存取数据的数据交换模式。 程序查询方式是由CPU主动查询外设的状态，在外设准备好时传输数据。 中断方式是在外设准备好时给CPU发中断信号，之后再进行数据传输。在外设未发中断信号之前，CPU可以执行其他任务。 在DMA模式下，CPU只需向DMA控制器下达指令，让DMA控制器来处理数据的传送，数据传送完毕再把信息反馈给CPU即可。

_{难度 2 · 作答 2459 次 · 正确率 68.0%}

35. 计算机系统中常用的输入/输出控制方式有无条件传送、中断、程序查询和DMA方式等。当采用______方式时，不需要CPU执行程序指令来传送数据。

• A. 中断
• B. 程序查询
• C. 无条件传送
• D. DMA

答案：D

解析：

本题考查输入/输出技术基础知识。 中断方式、程序查询方式和无条件传送方式都是通过CPU执行程序指令来传送数据的，DMA方式下是由DMA控制器直接控制数据的传送过程，CPU需要让出对总线的控制权，并不需要CPU执行程序指令来传送数据。

_{难度 2 · 作答 2364 次 · 正确率 74.8%}

36. 利用报文摘要算法生成报文摘要的目的是______。

• A. 防止发送的报文被篡改
• B. 对传输数据进行加密，防止数据被窃听
• C. 验证通信对方的身份，防止假冒
• D. 防止发送方否认发送过的数据

答案：A

解析：

信息摘要的特点:无论数据多长，都会产生固定长度的信息摘要;任何不同的输入数据，都会产生不同的信息摘要;单向性，即只能由数据生成信息摘要，不能由信息摘要还原数据。常见的信息摘要算法:MD5(产生128位的输出)、SHA-1(安全散列算法，产生160位的输出，安全性更高)。

_{难度 2 · 作答 2424 次 · 正确率 66.2%}

37. 下列算法属于Hash算法的是______。

• A. SHA
• B. DES
• C. IDEA
• D. RSA

答案：A

解析：

Hash算法是一种将任意长度的输入数据映射为"固定长度的输出"数据的算法，结果不可逆，常用于数据完整性校验，如MD5，长度为128bit，通常表示为32个16进制字符组成的字符串。CRC、MD5、SHA、SHA-1都属于Hash算法; DES是对称加密算法; IDEA算法是一种对称密钥加密算法，旨在替代DES算法; RSA算法是一种广泛应用的公钥加密算法。

_{难度 2 · 作答 2609 次 · 正确率 60.8%}

38. 以下关于认证和加密的叙述中，错误的是______。

• A. 加密用以确保数据的保密性
• B. 认证用以确保报文发送者和接收者的真实性
• C. 认证和加密都可以阻止对手进行被动攻击
• D. 身份认证的目的在于识别用户的合法性，阻止非法用户访问系统

答案：C

解析：

认证和加密的区别在于:加密用以确保数据的保密性，阻止对手的被动攻击，如截取，窃听等，认证用以确保报文发送者和接收者的真实性以及报文的完整性，阻止对手的主动攻击，如冒充、篡改、重播等。

_{难度 2 · 作答 2536 次 · 正确率 84.6%}

39. （复合题 1/3）（1）正确的选项是?

共用题干： 用户乙收到甲数字签名后的消息M，为验证消息的真实性，首先需要从数字认证中心CA获取用户甲的数字证书，该数字证书中包含 （1） ，并利用 （2） 验证该证书的真伪，然后利用 （3） 验证M的真实性。

• A. 甲的公钥
• B. 甲的私钥
• C. 乙的公钥
• D. 乙的私钥

答案：A

解析：

本题考查数字签名和数字认证中心CA方面的基础知识。 CA是认证中心的简称，为了能够在互联网上认证通信双方的身份，可以在相应的认证中心申请自己的数字证书。CA为用户颁发的数字证书中包含用户的公钥信息、权威机构的认证信息和有效期等。用户收到经数字签名的消息后，须首先验证证书的真伪，即使用证书的公钥来验证，然后利用对方的公钥来验证消息的真实性。

_{难度 2 · 作答 2642 次 · 正确率 81.4%}

40. （复合题 2/3）（2）正确的选项是?

共用题干： 用户乙收到甲数字签名后的消息M，为验证消息的真实性，首先需要从数字认证中心CA获取用户甲的数字证书，该数字证书中包含 （1） ，并利用 （2） 验证该证书的真伪，然后利用 （3） 验证M的真实性。

• A. CA的公钥
• B. 乙的私钥
• C. 甲的公钥
• D. 乙的公钥

答案：A

解析：

本题考查数字签名和数字认证中心CA方面的基础知识。 CA是认证中心的简称，为了能够在互联网上认证通信双方的身份，可以在相应的认证中心申请自己的数字证书。CA为用户颁发的数字证书中包含用户的公钥信息、权威机构的认证信息和有效期等。用户收到经数字签名的消息后，须首先验证证书的真伪，即使用证书的公钥来验证，然后利用对方的公钥来验证消息的真实性。

_{难度 2 · 作答 2640 次 · 正确率 69.2%}

41. （复合题 3/3）（3）正确的选项是?

共用题干： 用户乙收到甲数字签名后的消息M，为验证消息的真实性，首先需要从数字认证中心CA获取用户甲的数字证书，该数字证书中包含 （1） ，并利用 （2） 验证该证书的真伪，然后利用 （3） 验证M的真实性。

• A. CA的公钥
• B. 乙的私钥
• C. 甲的公钥
• D. 乙的公钥

答案：C

解析：

本题考查数字签名和数字认证中心CA方面的基础知识。 CA是认证中心的简称，为了能够在互联网上认证通信双方的身份，可以在相应的认证中心申请自己的数字证书。CA为用户颁发的数字证书中包含用户的公钥信息、权威机构的认证信息和有效期等。用户收到经数字签名的消息后，须首先验证证书的真伪，即使用证书的公钥来验证，然后利用对方的公钥来验证消息的真实性。

_{难度 2 · 作答 2728 次 · 正确率 59.1%}

42. 可用于数字签名的算法是______。

• A. RSA
• B. IDEA
• C. RC4
• D. MD5

答案：A

解析：

本题考查数字签名和数字加密基础知识。 RSA基于大数定律，通常用于对消息摘要进行签名;IDEA和RC4适宜于进行数据传输加密;MD5为摘要算法。

_{难度 2 · 作答 2590 次 · 正确率 54.2%}

43. 某种部件用在 个计算机系统中，运行工作 小时后，其中有 台计算机的这种部件失效，则该部件的千小时可靠度 为______。

• A. 0.990
• B. 0.992
• C. 0.996
• D. 0.998

答案：D

解析：

本题考查计算机可靠性的计算。 系统可靠性是指系统在给定时间间隔内正常运行的概率。即 。

_{难度 2 · 作答 2340 次 · 正确率 83.2%}

44. 某系统由下图所示的冗余部件构成。若每个部件的千小时可靠度都为R，则该系统的千小时可靠度为_____ 。

• A.
• B.
• C.
• D.

答案：D

解析：

串联系统可靠性: ; 并联系统可靠性: 。

_{难度 2 · 作答 2219 次 · 正确率 72.1%}

45. 若内存按字节编址，用存储容量为4K×8比特的存储器芯片构成地址编号7000H至EFFFH的内存空间，则最少需要______片。

• A. 4
• B. 6
• C. 8
• D. 10

答案：C

解析：

本题考查计算机存储系统基础知识。 内存按字节编址，则地址编号7000H至EFFFH的内存空间容量为EFFFH-7000H+1=8000H= 。用存储容量为4K×8位的存储器芯片构造该内存，需要 片存储器芯片。

_{难度 2 · 作答 2221 次 · 正确率 67.4%}

46. 设用2K×4位的存储器芯片组成16K×8位的存储器（地址单元为0000H〜3FFFH，每个芯片的地址空间连续），则地址单元0B1FH所在芯片的最小地址编号为______。

• A. 0000H
• B. 0800H
• C. 2000H
• D. 2800H

答案：B

解析：

本题考查计算机存储部件基础知识。 由2K×4位的存储器芯片组成容量为16K×8位的存储器时，共需要16片(16K×8/(2K×4))。用2个存储器芯片组成2K×8的存储空间(每个芯片的地址空间连续)，16K×8位的存储空间共分为8段，即0000H07FFH，0800H0FFFH，1000H17FFH，1800H1FFFH，2000H27FFH，2800H2FFFH，3000H37FFH，3800H3FFFH 显然，地址单元OB1FH所在芯片的起始地址为0800H。(注意:地址单元的单位为Byte，因为3FFFH-0000H=4000H=4163=214=16k=16k8，因此判断一个地址单元为1Byte)。

_{难度 2 · 作答 2279 次 · 正确率 62.7%}

47. 内存按字节编址从A5000H到DCFFFH的区域其存储容量为______。

• A. 123KB
• B. 180KB
• C. 223KB
• D. 224KB

答案：D

解析：

本题考查计算机存储系统基础知识。 从地址A5000H到DCFFFH，存储单元数目为37FFFH(即224*1024)个，由于是字节编址，从而得到的存储容量为224KB。

_{难度 2 · 作答 2204 次 · 正确率 64.6%}

48. （202505）浮点数加减法时， 可能导致阶码上溢。

• A. 左规
• B. 右规
• C. 对阶
• D. 尾数运算

答案：B

解析：

浮点数加减运算中，阶码上溢通常由右规操作引起。浮点数运算包含对阶、尾数运算、规格化等步骤，其中右规通过增大阶码来减少尾数位数，可能导致阶码超过表示范围，而左规则通过减小阶码增加尾数位数，一般不会引发上溢。 选项解析： A.右规：正确。右规需将尾数右移并同步增加阶码，若原阶码已接近最大值，进一步增加会触发上溢。 B.对阶：错误。对阶仅调整较小阶数的浮点数的阶码与较大者对齐（小阶向大阶看齐），通常不会导致上溢。 C.尾数运算：错误。尾数加减可能产生进位或借位，但直接影响的是尾数部分，与阶码无关。 D.左规：错误。左规通过减小阶码实现规格化，可能引发阶码下溢而非上溢。 易错点分析：①右规与左规的混淆：需明确右规（阶码增加，小数点往左移）和左规（阶码减少，小数点往右移）对阶码的相反影响，右规是上溢的唯一诱因。②对阶的干扰性：对阶虽涉及阶码调整，但题目限定“加减运算时”，此时对阶已完成，实际运算阶段的上溢由右规导致。

_{难度 1 · 作答 1704 次 · 正确率 42.9%}

49. (202511)已知X是整数，X的补码为X补，下列说法中 能得到-X补。

• A. X补符号位不变，其余位取反
• B. X补符号位取反，其余位保持不变
• C. X补仅对数值位取反后加1
• D. X补包括符号位在内的全部取反，再加1

答案：D

解析：

由[x]补求出[−x]补的方法：包括符号位在内，“全部求反且末位加1”。 例如对于整数2来说，[2]原=00000010，则[2]补=00000010；[-2]原=10000010，则[-2]补=11111110。 对于[2]补=00000010包括符号位在内的全部取反可得11111101，再加1可得11111110，即[-2]补。

_{难度 1 · 作答 746 次 · 正确率 61.3%}

50. (202511)用于描述浮点数运算速度指标的是 。

• A. CPI
• B. DPI
• C. MIPS
• D. MFLOPS

答案：D

解析：

CPI：平均每条指令的平均时钟周期个数。 DPI：是打印或显示设备的分辨率指标，表示没英寸的点数，与计算机的运算速度无关。 MIPS(Million Instructions Per Second）：每秒执行百万条指令数=1/（CPI×时钟周期）=主频/CPI。 MFLOPS：每秒百万浮点运算次数。表示秒钟所能执行的指令条数，对于微型计算机可用CPU的主频和每条指令的执行所需的时钟周期来衡量。

_{难度 1 · 作答 710 次 · 正确率 60.4%}

51. (202511)若取指令2ns，分析指令2ns，执行指令1ns，采用流水线技术，则执行100条指令需要 时间。

• A. 198ns
• B. 200ns
• C. 203ns
• D. 500ns

答案：C

解析：

指令流水线的操作周期按各步操作的最大时间来考虑，即。对于n条指令来说，先算出第一条指令的执行时间，即2ns+2ns+1ns=5ns。然后算出剩下n-1条指令的执行时间，即(n-1)*=(100-1)*2ns=998ns。因此执行完100条指令所需的时间为998ns+5ns=203ns。答案选C。 流水执行时间：第一条指令的执行时间+(n-1)×最长流水段时间，n为指令总数。

_{难度 1 · 作答 639 次 · 正确率 89.2%}

52. (202511)现阶段是如何提高计算机性能的 。

• A. 量子计算
• B. 并行计算
• C. 提高内存
• D. 提高CPU主频

答案：B

解析：

并行计算：通过多个处理单元同时执行任务来提升整体吞吐量，是当前通用处理器(如Intel/AMD多核CPU)、AI芯片(如TPU)、高性能计算(HPC)等领域的核心策略。 量子计算：仍处于实验室和早期应用探索阶段，尚未成为“现阶段”主流计算机性能提升手段。 提高内存容量或速度：虽有助于缓解“内存墙”问题，但属于辅助优化，并非主要性能提升路径。 提高CPU主频：受限于物理极限，近二十年主频增长基本停滞(普遍在2~5GHz区间)，不再是主流手段。

_{难度 1 · 作答 781 次 · 正确率 65.8%}

53. (202511)下列关于报文摘要的叙述中，错误的是 。

• A. 在物联网环境中，可以为资源受限的传感器生成轻量级摘要
• B. 对电子文档生成摘要，接收方用私钥解密
• C. 对发送方报文生成摘要，接收方应重新计算并与原始摘要对比
• D. 报文摘要仅用于验证完整性，传输数据仍需TLS加密

答案：B

解析：

信息摘要的特点：无论数据多长，都会产生固定长度的信息摘要；任何不同的输入数据，都会产生不同的信息摘要；单向性，即只能由数据生成信息摘要，不能由信息摘要还原数据。常见的信息摘要算法：MD5(产生128位的输出)、SHA-1(安全散列算法，产生160位的输出，安全性更高)。 对于B选项，应该用私钥签名信息摘要，用公钥解密验证。

_{难度 1 · 作答 641 次 · 正确率 64.1%}

54. 2026上半年 在计算机系统中，CPU中的运算器承担执行算术运算和逻辑运算，运算器主要由算术逻辑单元、 、状态寄存器和通用寄存器等组成。

• A. 累加器
• B. 指令寄存器
• C. 程序计数器
• D. 时序电路

答案：A

解析：

运算器的组成如下：

指令寄存器、程序计数器和时序电路属于控制器。

_{难度 1 · 作答 221 次 · 正确率 71.9%}

55. 2026上半年 以下关于DRAM、SRAM存储器的叙述中，正确的是 。 ①DRAM芯片比SRAM芯片的集成度高 ②DRAM芯片比SRAM芯片的制造成本高 ③DRAM芯片比SRAM芯片的工作速度快 ④DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新

• A. ②③
• B. ①②
• C. ①④
• D. ③④

答案：C

解析：

SRAM和DRAM的对比如下：

特性

SRAM

DRAM

存储元

触发器

电容器

主要用途

Cache

主存

操作

读/写

读/写/周期性刷新

存取速度

快

稍慢

存储容量

小

大

成本

稍高

低

芯片集成率

高

低

DRAM 每个存储单元只需要1个晶体管 + 1个电容，而 SRAM 需要 6个晶体管，所以 DRAM 单位面积能容纳更多存储单元，集成度更高。

_{难度 1 · 作答 229 次 · 正确率 56.8%}

56. 2026上半年 计算机系统中采用分级存储体系主要是为了解决 的问题。

• A. 主存容量需要扩充
• B. 存储成本、容量和速度之间需要平衡
• C. 存储器读写的可靠性不足
• D. 外设访问效率低

答案：B

解析：

本题考察存储系统相关内容。存储器分级的目的：构建容量大、速度快、成本低的存储系统。

_{难度 1 · 作答 246 次 · 正确率 95.9%}

57. 2026上半年 以下关于报文摘要的说法错误的是 。

• A. 报文摘要采用 MD5 算法比 SHA-256 算法更安全
• B. 报文摘要无法逆向推导出原始报文
• C. 报文摘要的长度由散列函数决定
• D. 报文摘要随信息原文的变化而变化

答案：A

解析：

选项A错误，MD5 输出 128 位，已被证明存在碰撞漏洞，安全性较低；SHA-256 输出 256 位，安全性远高于MD5。

_{难度 1 · 作答 226 次 · 正确率 65.9%}