← 目录51CTO 讲义

计算机系统概论（第五版）

51CTO 软考题库 · 共 116 题（单选 111 + 问答 5）

1. 系统交付用户使用了一段时间后发现，系统的某个功能响应非常慢。修改了某模块的一个算法，使其运行速度得到了提升。则该行为属于（）维护。

答案：C

解析：

软件的维护内容主要有以下几个方面： （1）改正性维护是指改正在系统开发阶段已发生而系统测试阶段尚未发现的错误。 （2）适应性维护是指使应用软件适应信息技术变化和管理需求变化而进行的修改。 （3）完善性（改善性）维护是为扩充功能和改善性能而进行的的修改，主要是指对已有的软件系统增加一些在系统分析和设计阶段中没有规定的功能与性能特征。“修改了某模块的一个算法，使其运行速度得到了提升。”属于改善了系统的性能，是完善性维护。 （4）预防性维护是为了改进应用软件的可靠性和可维护性，为了适应未来的软/硬件环境的变化，应主动增加预防性的新的功能，以使应用系统适应各类变化而不被淘汰。

单选题

2. 以下关于UML状态图的叙述中，不正确的是（）

答案：B

解析：

选项A正确：在UML状态图中，活动既可以在状态内部执行（如 do 活动），也可以在状态迁移时执行（如迁移上的 effect 动作）。

选项B不正确：迁移发生的完整条件是：触发事件发生、监护条件为真（若没有特定监护条件，则默认视为真），并且对象当前必须处于该迁移的源状态。选项B漏掉了“对象处于源状态”这一重要前提，表述过于绝对（如果对象不在源状态，即使事件触发且无监护条件，也不会发生迁移）。 选项C正确：正如迁移的标准定义，转换（迁移）是从源状态和目的状态之间的一种关系，它可以包含触发事件、监护条件、状态（源状态和目的状态）以及动作。 选项D正确：事件是触发状态迁移的常见方式。 综上所述，B选项的表述不严谨，是不正确的陈述，故选B。

单选题

3. 从基本的CPU工作原理来看，若CPU执行MOV R1，R0指令(即将寄存器R0的内容传送到寄存器R1中)，则CPU首先要完成的操作是 （2） (其中PC为程序计数器；M为主存储器；DR为数据寄存器；IR为指令寄存器；AR为地址寄存器)。

答案：B

解析：

CPU执行MOVR1，R0指令，CPU首先要完成的操作是从内存中读取该指令的指令操作码。取该指令的指令操作码，首先要做的就是将程序计数器的内容送到地址寄存器，即PC→AR。

单选题

4. 以下算法中属于非对称加密算法的是（）

答案：B

解析（AI 生成）：

RSA 基于大整数分解难题，加密与解密使用公钥、私钥两把不同密钥，属非对称加密。DES 与 AES 加解密使用同一密钥，是对称加密；MD5 是单向散列函数，只生成摘要且不可逆，不属于加密算法。

单选题

5. 软件可维护性是指一个系统在特定的时间间隔内可以正常进行维护活动的概率。用MTTF和MTTR分别表示无故障时间和平均修复时间，则软件可维护性计算公式为（）

答案：D

解析（AI 生成）：

可维护性反映系统被修复的容易程度，取决于平均修复时间 MTTR：MTTR 越小越易维护，故公式为 1/(1+MTTR)。含 MTTF 的选项描述的是可靠性与可用性，MTTR/(1+MTTR) 也不符合定义。

单选题

6. 设机器字长为32位，一个容量为16MB的存储器，CPU按照半字寻址，其可寻址的单元数是（3）。

答案：B

解析：

16MB=162^208bit，机器字长是32位，半字是16bit，所以可寻址单元数的计算为（162^208bit）/16bit=2^20*8=2^23,因此选B。

单选题

7. 设指令流水线把一条指令分为取指、分析、执行3部分，且3部分的时间分别为2ns,2ns,1ns,则100条指令全部执行完成需（4）。

答案：D

解析：

采用流水线时，每个功能段的时间设定为取指、分析和执行部分，其中最长时间为2ns，第一条指令在第5ns时执行完毕，其余99条指令每隔2ns执行完成一条，所以100条指令全部执行完毕所需的时间为5+2*99=203ns。

单选题

8. 计算机由CPU、内存、硬盘、显示器、鼠标等构成，则计算机类与鼠标类之间的关系是（41）。

答案：C

解析（AI 生成）：

计算机与鼠标是整体与部分关系，鼠标可独立存在、可更换，整体销毁后部分仍可复用，属聚合。继承表示一般与特殊，关联是类间静态连接，依赖是临时使用关系，均不体现整体部分。

单选题

9. 计算机指令系统采用多种寻址方式。立即寻址是指操作数包含在指令中，寄存器寻址是指操作数在寄存器中，直接寻址是指操作数的地址在指令中。这三种寻址方式获取操作数的速度 (1)。

答案：A

解析：

寻址方式是如何对指令中的地址字段进行解释，以获得操作数的方法或获得程序转移地址的方法。 图片

单选题

10. 以下关于PCI总线和SCSI总线的叙述中，正确的是(2)。

答案：D

解析：

PCI总线是PC机常用总线，SCSI是软硬磁盘、光盘、扫描仪常用总线。他们都是并行总线。

单选题

11. 以下关于中断方式与DMA方式的叙述中，正确的是（3）

答案：A

解析（AI 生成）：

中断方式与 DMA 方式都由外设直接与内存打交道，CPU 无需等待，可实现外设与 CPU 并行工作。中断方式传数据仍需 CPU 执行服务程序；DMA 速度更快；中断必须保护现场，故其余三项错误。

单选题

12. 某种机器的浮点数表示格式如下(允许非规格化表示)。若阶码以补码表示，尾数以原码表示，则1 0001 0 0000000001表示的浮点数是(6) 。 图片

答案：B

解析：

题干尾数是原码为：0000000001，数符是0，这表示该尾数是正数为2^-10 。 阶码是0001是补码，转换成原码是1111，是十进制的15，这里注意阶符是1，这表示阶码是负数，因此该浮点数是2^-15 ×2^-10 。

单选题

13. 在CPU中，跟踪下一条要执行的指令的地址的寄存器是（1）。

答案：A

解析（AI 生成）：

PC 程序计数器存放吓一条要执行指令的地址，取指后自动增量。IR 存放当前正在执行的指令，MDR 暂存读写数据，MAC 用于乘加运算，都不承担跟踪指令地址的功能。

单选题

14. 使用海明码对长度为8位的数据进行检错和纠错时，若能纠正一位错，则校验位数至少为（2）。

答案：B

解析：

设校验位的位数为k，数据位的位数为n，海明码能纠正一位错应满足关系2^k≥n+k+1，n=8，当k=4时，2^4≥8+4+1，符合要求，所以校验位至少为4。

单选题

15. 假设指令流水线把一条指令分为 取指、分析、执行3个部分，且3个部分的时间分别是t1=2ns，t2=2ns，t3=1ns，则100条指令全部执行完需要（5）。

答案：D

解析：

每个功能段的时间设定为取指、分析和执行部分，其中最长时间为2ns，第一条指令在第5ns时执行完毕，其余99条指令每隔2ns执行完一条，所以100条指令执行完毕所需的时间为（99*2+5）ns=203ns。

单选题

16. 计算机操作的最小单元时间是（）。

答案：A

解析：

指令周期是指一条指令从读取到执行完的全部时间。指令周期划分为几个不同的阶段，每个阶段所需的时间，称为机器周期，又称为CPU工作周期。一个指令周期由若干个CPU周期组成，而一个CPU周期又包含有若干个时钟周期。中断周期是指CPU收到中断源的中断请求，到转去执行中断服务程序的这段时间，通常含有若干个机器周期。

单选题

17. 关于下列说法中，表述正确的是（）。

答案：A

解析：

用原码表示带符号的整数0时，有-0和+0之分，其实就是符号位的变化， +0 : 0000 0000；-0 ：1000 0000； 因此用反码表示带符号的整数0时，也有-0和+0之分，分别为 +0反码是00000000；-0反码是11111111 而0补码是00000000；补码没有正0与负0之分。

单选题

18. 在一个容量为128KB的SRAM存储芯片上，按字长32位编址，其地址范围可从0000H到（3）。

答案：B

解析：

容量128KB的SRAM存储器，按字长32位编址，32bit=4Byte，总共有128KB/4B=32K=2^15个地址，所以地址范围是0000H到7fffH

单选题

19. 若某存储器存储周期为250ns，每次读出16位，该存储器地数据传输率是（4）。

答案：C

解析：

计算的是存储器的带宽，每个存储周期读出16bit=2B，因此数据传输率是2B/(25010^-9s),计算结果为810^6B/s。

单选题

20. 可靠传输协议中的“可靠”指的是（9）。

答案：D

解析：

如果一个协议使用确认机制对传输的数据进行确认，那么可以认为它是一个可靠的协议；如果一个协议采用“尽力而为”的传输方式，那么是不可靠的。例如，TCP对传输的报文段提供确认，因此是可靠的传输协议，而UDP不提供确认，因此是不可靠的传输协议。

单选题

21. 【51CTO学堂-学员回忆版】以下关于冯诺依曼计算机的叙述中，不正确的是()

答案：B

解析：

冯•诺依曼计算机的特点：1、计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；2、指令和数据以同同等地位存放于存储器内，并可以按地址访问；3、指令和数据均用二进制表示；4、指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；5、指令在存储器中顺序存放，通常自动顺序取出执行；6、机器以运算器为中心（原始冯•诺依曼机）。故本题选B。【答案】B

单选题

22. 【51CTO学堂-学员回忆版】以下关于SRAM和DRAM储存器的叙述中正确的是（）

答案：A

解析：

SRAM集成率相对较低,功耗相对较大,不需要动态刷新。 DRAM集成率相对较高,功耗相对较小,需要动态刷新。

单选题

23. 【51CTO学堂-学员回忆版】为了实现多级中断，保存程序现场信息最有效的方法是使用（）

答案：C

解析（AI 生成）：

多级中断可嵌套，现场必须按后进先出次序保存与恢复，堆栈正合适：中断时压入断点、寄存器与状态字，返回时逐层弹出。通用寄存器、累加器容量有限易被覆盖，程序计数器只能存地址。

单选题

24. 【51CTO学堂-学员回忆版】以下关于ＲIＳＣ和ＣIＳＣ的叙述中，不正确的是（）

答案：B

解析（AI 生成）：

该说法把控制器实现方式说反了：RISC 指令规整、数量少，普遍采用硬布线控制器；CISC 指令复杂，多采用微程序控制器。其余三项均符合 RISC 单周期完成、指令与寻址方式少、二者都可用流水线的特点。

单选题

25. 【51CTO学堂-学员回忆版】某计算机系统构成如下图所示，假设每个软件的千小时可靠度Ｒ为0.95，则该系统的干小时可靠度约为（） 图片

答案：A

解析：

串联可靠度 = R1 * R2 * R3 并联可靠度 = 1 - (1 - R1) * (1 - R2) * (1 - R3) 图示可靠度为：0.95*（1-（1-0.95）^2）*0.95，因此选A

单选题

26. 【51CTO学堂-学员回忆版】以下信息交换情形中，采用异步传输方式的是（）

答案：D

解析（AI 生成）：

打印设备是慢速字符设备，与 I/O 接口之间按字符逐个传输，收发双方速度不匹配，需用起止位同步，属异步传输。CPU 与内存、PCI 总线、I/O 接口之间由统一时钟协调，属同步传输。

单选题

27. 在CPU中，（1） 的主要功能是在控制器的控制下完成各种算术运算和逻辑运算。（2）为ALU提供一个工作区，用来暂存数据。（ 3）存储下一条要执行指令的地址。（4 ）用来保存当前CPU所访问的内存单元的地址。

答案：A

解析：

运算器。运算器也称为算术逻辑单元（ArithmeticandLogicUnit，ALU），其主要功能是在控制器的控制下完成各种算术运算和逻辑运算。 累加寄存器AC：通用寄存器，为ALU提供一个工作区，用在暂存数据； 程序计数器PC：存储下一条要执行指令的地址 地址寄存器AR：用来保存当前CPU所访问的内存单元的地址。

单选题

28. 在CPU中，（1） 的主要功能是在控制器的控制下完成各种算术运算和逻辑运算。（2）为ALU提供一个工作区，用来暂存数据。（ 3）存储下一条要执行指令的地址。（4 ）用来保存当前CPU所访问的内存单元的地址。

答案：B

解析：

运算器。运算器也称为算术逻辑单元（ArithmeticandLogicUnit，ALU），其主要功能是在控制器的控制下完成各种算术运算和逻辑运算。 累加寄存器AC：通用寄存器，为ALU提供一个工作区，用在暂存数据； 程序计数器PC：存储下一条要执行指令的地址 地址寄存器AR：用来保存当前CPU所访问的内存单元的地址。

单选题

29. 在CPU中，（1） 的主要功能是在控制器的控制下完成各种算术运算和逻辑运算。（2）为ALU提供一个工作区，用来暂存数据。（ 3）存储下一条要执行指令的地址。（4 ）用来保存当前CPU所访问的内存单元的地址。

答案：C

解析：

运算器。运算器也称为算术逻辑单元（ArithmeticandLogicUnit，ALU），其主要功能是在控制器的控制下完成各种算术运算和逻辑运算。 累加寄存器AC：通用寄存器，为ALU提供一个工作区，用在暂存数据； 程序计数器PC：存储下一条要执行指令的地址 地址寄存器AR：用来保存当前CPU所访问的内存单元的地址。

单选题

30. 己知数据信息为 32位，最少应附加（）位校验位，才能实现海明码纠错。同时要想实现校验，海明码的码距至少为（）。

答案：D

解析：

在海明码中，用K代表其中有效信息位数，r表示添加的校验码位，它们之间的关系应满足：2^r>=K+r+1=N。 本题中K=32，则要求2^r>=32+r+1，根据计算可以得知r的最小值为6。

单选题

31. 己知数据信息为 32位，最少应附加（）位校验位，才能实现海明码纠错。同时要想实现校验，海明码的码距至少为（）。

答案：B

解析：

在一个码组内，要检测e个误码，要求的最小码距应该满足：d>=e+1; 在一个码组内，要纠正t个误码，要求的最小码距应该满足：d>=2t+1; 同时纠错检错：d>=e+t+1

单选题

32. 某计算机系统采用 5 级流水线结构执行指令，设每条指令的执行由取指令(2 Δt )、分析指令(1Δt )、取操作数(3Δt )、运算(1Δt )和写回结果(2Δt ) 组成， 并分别用5 个子部件完成，该流水线的执行周期为（ ） ；若连续向流水线输入10条指令，该流水线完成的时间为（ ）。

答案：B

解析：

流水线的执行周期为流水线执行时间最长的一段。 10条指令使用流水线的执行时间=（2Δt+1Δt+3Δt+1Δt+2Δt）+（10-1）*3Δt=36Δt。

单选题

33. 在计算机中，I/O系统可以有5种不同的工作方式，分别是程序控制方式（包括无条件传送与程序查询方式）、程序中断方式、DMA工作方式、通道方式、I/O处理机。（）方式I/O端口总是准备好接受主机的输出数据，或是总是准备好向主机输入数据，并且只适用于简单的I/O控制。（）允许主存储器和I/O设备之间通过某种控制器直接进行批量数据交换，除了在数据传输开始和结束时，整个过程无须CPU的干预。 （）在一定的硬件基础上利用软件手段实现对I/O的控制和传送，更多地免去了cpu的接入。

答案：C

解析：

在计算机中，I/O系统可以有5种不同的工作方式，分别是程序控制方式、程序中断方式、DMA工作方式、通道方式、I/O处理机。

1、程序控制方式 分为无条件查询和程序查询方式。 ① 无条件传送方式，I/O端口总是准备好接受主机的输出数据，或是总是准备好向主机输入数据，而cpu在需要时，随时直接利用I/O指令访问相应的I/O端口，实现与外设的数据交换。优点是软、硬件结构简单，缺点是对时序要求高，只适用于简单的I/O控制。 ② 程序查询方式 程序查询方式也称为程序轮询方式，该方式采用用户程序直接控制主机与外部设备之间输入/输出操作。CPU必须不停地循环测试I/O设备的状态端口，当发现设备处于准备好(Ready)状态时，CPU就可以与I/O设备进行数据存取操作。这种方式下的CPU与I/O设备是串行工作的。

2、中断方式 当I/O设备结束(完成、特殊或异常)时，就会向CPU发出中断请求信号，CPU收到信号就可以采取相应措施。当某个进程要启动某个设备时，CPU就向相应的设备控制器发出一条设备I/O启动指令，然后CPU又返回做原来的工作。CPU与I/O设备可以并行工作，与程序查询方式相比，大大提高了CPU的利用率。 3、DMA(直接内存存取)方式 DMA方式也称为直接主存存取方式，其思想是：允许主存储器和I/O设备之间通过“DMA控制器(DMAC)”直接进行批量数据交换，除了在数据传输开始和结束时，整个过程无须CPU的干预。 4、通道控制方式 在一定的硬件基础上利用软件手段实现对I/O的控制和传送，更多地免去了cpu的接入，使主机和外设并行工作程度更高。

5、I/O处理机 指专门负责输入/输出的处理机。可以有独立的存储器、运算部件和指令控制部件。

单选题

34. 在计算机中，I/O系统可以有5种不同的工作方式，分别是程序控制方式（包括无条件传送与程序查询方式）、程序中断方式、DMA工作方式、通道方式、I/O处理机。（）方式I/O端口总是准备好接受主机的输出数据，或是总是准备好向主机输入数据，并且只适用于简单的I/O控制。（）允许主存储器和I/O设备之间通过某种控制器直接进行批量数据交换，除了在数据传输开始和结束时，整个过程无须CPU的干预。 （）在一定的硬件基础上利用软件手段实现对I/O的控制和传送，更多地免去了cpu的接入。

答案：B

解析：

在计算机中，I/O系统可以有5种不同的工作方式，分别是程序控制方式、程序中断方式、DMA工作方式、通道方式、I/O处理机。

1、程序控制方式 分为无条件查询和程序查询方式。 ① 无条件传送方式，I/O端口总是准备好接受主机的输出数据，或是总是准备好向主机输入数据，而cpu在需要时，随时直接利用I/O指令访问相应的I/O端口，实现与外设的数据交换。优点是软、硬件结构简单，缺点是对时序要求高，只适用于简单的I/O控制。 ② 程序查询方式 程序查询方式也称为程序轮询方式，该方式采用用户程序直接控制主机与外部设备之间输入/输出操作。CPU必须不停地循环测试I/O设备的状态端口，当发现设备处于准备好(Ready)状态时，CPU就可以与I/O设备进行数据存取操作。这种方式下的CPU与I/O设备是串行工作的。

2、中断方式 当I/O设备结束(完成、特殊或异常)时，就会向CPU发出中断请求信号，CPU收到信号就可以采取相应措施。当某个进程要启动某个设备时，CPU就向相应的设备控制器发出一条设备I/O启动指令，然后CPU又返回做原来的工作。CPU与I/O设备可以并行工作，与程序查询方式相比，大大提高了CPU的利用率。 3、DMA(直接内存存取)方式 DMA方式也称为直接主存存取方式，其思想是：允许主存储器和I/O设备之间通过“DMA控制器(DMAC)”直接进行批量数据交换，除了在数据传输开始和结束时，整个过程无须CPU的干预。 4、通道控制方式 在一定的硬件基础上利用软件手段实现对I/O的控制和传送，更多地免去了cpu的接入，使主机和外设并行工作程度更高。

5、I/O处理机 指专门负责输入/输出的处理机。可以有独立的存储器、运算部件和指令控制部件。

单选题

35. 在计算机中，I/O系统可以有5种不同的工作方式，分别是程序控制方式（包括无条件传送与程序查询方式）、程序中断方式、DMA工作方式、通道方式、I/O处理机。（）方式I/O端口总是准备好接受主机的输出数据，或是总是准备好向主机输入数据，并且只适用于简单的I/O控制。（）允许主存储器和I/O设备之间通过某种控制器直接进行批量数据交换，除了在数据传输开始和结束时，整个过程无须CPU的干预。 （）在一定的硬件基础上利用软件手段实现对I/O的控制和传送，更多地免去了cpu的接入。

答案：C

解析：

在计算机中，I/O系统可以有5种不同的工作方式，分别是程序控制方式、程序中断方式、DMA工作方式、通道方式、I/O处理机。

1、程序控制方式 分为无条件查询和程序查询方式。 ① 无条件传送方式，I/O端口总是准备好接受主机的输出数据，或是总是准备好向主机输入数据，而cpu在需要时，随时直接利用I/O指令访问相应的I/O端口，实现与外设的数据交换。优点是软、硬件结构简单，缺点是对时序要求高，只适用于简单的I/O控制。 ② 程序查询方式 程序查询方式也称为程序轮询方式，该方式采用用户程序直接控制主机与外部设备之间输入/输出操作。CPU必须不停地循环测试I/O设备的状态端口，当发现设备处于准备好(Ready)状态时，CPU就可以与I/O设备进行数据存取操作。这种方式下的CPU与I/O设备是串行工作的。

2、中断方式 当I/O设备结束(完成、特殊或异常)时，就会向CPU发出中断请求信号，CPU收到信号就可以采取相应措施。当某个进程要启动某个设备时，CPU就向相应的设备控制器发出一条设备I/O启动指令，然后CPU又返回做原来的工作。CPU与I/O设备可以并行工作，与程序查询方式相比，大大提高了CPU的利用率。 3、DMA(直接内存存取)方式 DMA方式也称为直接主存存取方式，其思想是：允许主存储器和I/O设备之间通过“DMA控制器(DMAC)”直接进行批量数据交换，除了在数据传输开始和结束时，整个过程无须CPU的干预。 4、通道控制方式 在一定的硬件基础上利用软件手段实现对I/O的控制和传送，更多地免去了cpu的接入，使主机和外设并行工作程度更高。

5、I/O处理机 指专门负责输入/输出的处理机。可以有独立的存储器、运算部件和指令控制部件。

单选题

36. 计算机在执行一个指令的过程中，需要直接寻址，首先要将 （1） 的值送到地址总线上。

答案：D

解析：

本题考查计算机系统基础知识。 在执行指令之前，CPU 先从程序计数器（PC）中取出下一条指令的地址，并将该地址送到地址总线，以便从内存中读取指令。这一步完成后，才能解析指令中的操作数地址（若为直接寻址，则后续再从指令中取出操作数地址去访问内存）。

单选题

37. 在32位的总线系统中，若时钟频率为1000MHz，总线上10个时钟周期传送一个32位字，则该总线系统的数据传送速率约为（3）MB/s。

答案：C

解析：

因为时钟频率为1000MHz，所以1个时钟周期为(1/1000M)s，又知道10个时钟周期传送一个32位/字(4B)，则该总线系统的数据传送速率为4X1000MB/10=400MB。

单选题

38. 在计算机中，最适合进行数字加减运算的数字编码是（1），最适合表示浮点数阶码的数字编码是（2）。

答案：C

解析：

在计算机的CPU中，通常只设置硬件加法器。只有补码能够将减法转化为加法，故用硬件加法器可以较方便地进行数字加减法。 由于正数的移码大于负数的移码，利用这一特点，移码被广泛用来表示浮点数阶码的数字编码，这可以用比较阶码的大小来实现真值大小的比较。

单选题

39. 在计算机中，最适合进行数字加减运算的数字编码是（1），最适合表示浮点数阶码的数字编码是（2）。

答案：D

解析：

在计算机的CPU中，通常只设置硬件加法器。只有补码能够将减法转化为加法，故用硬件加法器可以较方便地进行数字加减法。 由于正数的移码大于负数的移码，利用这一特点，移码被广泛用来表示浮点数阶码的数字编码，这可以用比较阶码的大小来实现真值大小的比较。

单选题

40. （1）可以按照地址访问存储器的任一单元，（2）访问数据所需时间与数据存储位置相关，磁 盘是一种（3）。

答案：A

解析：

随机存储器可以按地址访问存储器的任一单元。顺序存储器访问时按顺序查找目标地址，访问数据所需时间与数据存储位置相关。直接存储器按照数据块所在位置访问，介于上述两者之间，磁道寻址随机，磁道内寻址顺序。相联存储器：按内容访问的存储器。其工作原理就是把数据或数据的某一部分作为关键字，按顺序写入信息，读出时并行地将该关键字与存储器中的每一单元进行比较，找出存储器中所有与关键字相同的数据字，特别适合于信息的检索和更新。

完形类单选题

41. （1）可以按照地址访问存储器的任一单元，（2）访问数据所需时间与数据存储位置相关，磁 盘是一种（3）。

答案：B

解析：

随机存储器可以按地址访问存储器的任一单元。顺序存储器访问时按顺序查找目标地址，访问数据所需时间与数据存储位置相关。直接存储器按照数据块所在位置访问，介于上述两者之间，磁道寻址随机，磁道内寻址顺序。相联存储器：按内容访问的存储器。其工作原理就是把数据或数据的某一部分作为关键字，按顺序写入信息，读出时并行地将该关键字与存储器中的每一单元进行比较，找出存储器中所有与关键字相同的数据字，特别适合于信息的检索和更新。

完形类单选题

42. （1）可以按照地址访问存储器的任一单元，（2）访问数据所需时间与数据存储位置相关，磁 盘是一种（3）。

答案：C

解析：

随机存储器可以按地址访问存储器的任一单元。顺序存储器访问时按顺序查找目标地址，访问数据所需时间与数据存储位置相关。直接存储器按照数据块所在位置访问，介于上述两者之间，磁道寻址随机，磁道内寻址顺序。相联存储器：按内容访问的存储器。其工作原理就是把数据或数据的某一部分作为关键字，按顺序写入信息，读出时并行地将该关键字与存储器中的每一单元进行比较，找出存储器中所有与关键字相同的数据字，特别适合于信息的检索和更新。

完形类单选题

43. 对于定点纯小数的数据编码，下列说法正确的是( )。

答案：D

解析（AI 生成）：

定点纯小数补码的 1.000…0 规定表示 -1；原码和反码的符号位与数值位分离，1.111…1 只能表示 -(1-2的负n次方)，取不到 -1，故只有补码能表示 -1。

单选题

44. 在计算机系统中，CPU中跟踪后继指令地址的寄存器是( )。

答案：C

解析：

指令寄存器存储即将执行的指令，状态条件寄存器存储状态标志与控制标志，程序计数器存储下一条要执行的指令的地址，主存地址寄存器保存当前CPU访问内存单元的地址。

单选题

45. 硬盘所属的存储类别是( )。

答案：D

解析：

CPU对应的存储类别：寄存器 Cache对应的存储类别：缓存 主存对应的存储类别：DRAM 辅存对应的存储类别：硬盘、光盘等

单选题

46. 若浮点数用补码表示,则判断运算结果为规格化数的方法是( )

答案：C

解析：

根据补码表示规则,当数符与尾数小数点后第一位相异时为规格化数,而阶码与数符和规格化与否无关。

单选题

47. 下列措施中，( )可以保证数据的可靠性。

答案：D

解析：

A、访问控制：这主要关注谁可以访问哪些资源，但并不能直接保证数据的可靠性。 B、数据加密：虽然数据加密可以增强数据的安全性，防止数据在传输或存储过程中被未经授权地访问，但它并不直接保证数据的可靠性。即使数据被加密，它仍然可能因各种原因（如硬件故障、软件错误等）而损坏或丢失。 C、鉴别：鉴别主要关注验证用户或系统的身份，确保通信的双方是它们所声称的身份，但这与数据的可靠性不直接相关。 D、异地数据备份：异地数据备份通过将数据复制到地理上不同的位置，来防止数据丢失或损坏。当原始数据发生损坏、丢失或被篡改时，可以从备份中恢复数据，从而保证了数据的可靠性。

单选题

48. 在CPU调度中，( )不可能的。

答案：C

解析：

A、放权等待：在CPU调度中，当一个进程需要等待某个资源（如I/O操作）或由于某种原因（如优先级低）而不能立即执行时，它通常会从CPU上下来并等待。这种行为可以看作是“放权等待”，因为该进程暂时放弃了CPU的使用权。 B、资源等待：这是CPU调度中常见的现象。当一个进程需要等待某个资源（如内存、I/O设备或其他进程释放的CPU时间）时，它会被置于等待状态，直到所需的资源变得可用。 D、定时等待：这也是可能的。在某些调度策略中，进程可能会等待一个特定的时间段（如时间片轮转算法中的时间片），然后释放CPU以供其他进程使用。 C、无限等待：在CPU调度中，无限等待是不可能的。操作系统和调度器会确保每个进程都有机会获得CPU时间，即使它的优先级较低或需要等待某个资源。此外，为了防止死锁和饥饿现象，调度器通常会实现某种形式的公平性策略，以确保所有进程都能获得执行的机会。 因此选C。

单选题

49. 内存按字节编址从A5000H到DCFFFH的区域其存储容量为（ ）。

答案：D

解析（AI 生成）：

按字节编址，容量等于末地址减首地址加一：DCFFFH-A5000H+1=38000H，即 3×65536+8×4096=229376 字节，除以 1024 得 224KB，故选 224KB。

单选题

50. 信息系统的性能评价指标是客观评价信息系统性能的依据，其中， （ ） 是指从系统得到输入到给出输出之间的时间。

答案：A

解析：

系统响应时间是指系统从开始一个请求到最后响应所花费的总体时间。 吞吐量是指系统在单位时间内处理请求的数量。吞吐量与响应时间呈反比关系。 资源利用率指硬件（如CPU、内存、带宽等）资源的使用率，是部件被使用的时间与整体时间的比率。 并发用户数指系统同时能处理的请求数量。

单选题

51. 以下关于AES加密算法的描述中，正确的是 （ ） 。

答案：B

解析：

AES明文分为128位一组，具有可变长度的密钥（128、192或256位），所用S盒的输入为8比特。AES加密后密文的长度是确定的，与明文一致。

单选题

52. 图片

答案：A

解析：

本题考查页式存储管理知识。 根据公式：逻辑地址/页面大小=页号，偏移量物理地址=物理块号页面大小+偏移量因此可得: 5844/(41024)=1...1748 341024+1748=14036。本题答案选择A选项。

单选题

53. 若用256K×8bit的存储器芯片，构成地址40000000H到400FFFFFH且按字节编址的内存区域，则需 （ ） 片芯片。

答案：A

解析：

内存区域从40000000H到400FFFFFH，占用的字节数为 400FFFFFH-40000000H+1=100000H =1 0000 0000 0000 0000 0000B=2^20=1024K 一片256K×8 bit的存储器芯片的存储容量为256KB，需要的芯片数为1024/256=4。

单选题

54. 属于CPU中算术逻辑单元的部件是在 （ ） 。

答案：B

解析：

属于CPU中算术逻辑单元的部件是‌加法器‌‌。算术逻辑单元（ALU）是运算器的核心组件，负责执行算术运算（如加减乘除）和逻辑运算（如与、或、非、异或），而加法器是其实现算术功能的关键硬件电路‌。其他选项中，程序计数器、指令寄存器和指令译码器均属于控制单元或寄存器部件，不属于ALU‌。

单选题

55. 浮点数加减运算时，（）不会导致阶码上溢或下溢。

答案：B

解析：

浮点数加减运算时，可能导致阶码上溢的操作为： ‌右规‌：当尾数溢出需右移并增加阶码时，若原阶码已接近最大值，则可能引发阶码上溢‌。 ‌尾数舍入‌：舍入可能导致尾数再次溢出，需二次右规并增加阶码，也可能导致阶码上溢‌。 ‌对阶‌：对阶操作本身不会引起阶码上溢或下溢‌。 ‌左规‌：左规可能引起阶码下溢，而非上溢‌

单选题

56. 编译器将频繁使用的临时变量（如循环计数器）优化到（）中，可以提升访问速度。

答案：D

解析：

选项D：寄存器是CPU内部的高速存储单元，编译器将频繁使用的临时变量（如循环计数器）优化到寄存器中，CPU可以直接快速访问这些变量，从而提升访问速度。 选项A：栈主要用于存储函数调用的局部变量、参数等，访问速度相对寄存器较慢。 选项B：堆用于动态分配内存，其访问速度也不如寄存器。 选项C：静态存储区用于存储全局变量和静态变量，访问速度也没有寄存器快。

单选题

57. 下列事件中，会触发软件中断的是（ ）。

答案：C

解析：

中断分类： 软件中断（C）：由程序错误（如除零、非法指令）触发，CPU主动抛出异常。 硬件中断（B/D）：按键输入（B）、定时器溢出（D）属于外部设备触发。 电源故障（A）：系统级硬件故障，非程序逻辑引起。

单选题

58. 以下关于SRAM和DRAM储存器的叙述中正确的是（）。

答案：A

解析：

DRAM集成率相对较高,功耗相对较小,需要动态刷新。 SRAM集成率相对较低,功耗相对较大,不需要动态刷新。 SRAM因速度快、无需刷新，常用于高速缓存（如CPU Cache）；DRAM因成本低、密度高，多用于主存。 ‌

本题选A。

单选题

59. 下列算法中属于非对称加密算法的是( )。

答案：B

解析：

加密算法分类及典型示例： 对称加密算法：DES、3DES、AES等。 非对称加密算法：RSA、ECC等。 摘要算法：SHA、MD5等 。 本题选B。

单选题

60. 浮点数的一般表示形式为 N=2E×F，其中 E 为阶码，F 为尾数。以下关于浮点表示的叙述中，错误的是（作答此空），两个浮点数进行相加运算，应首先（ ）。

答案：C

解析：

本题考查数据表示基础知识。

为了提高运算的精度，需要充分地利用尾数的有效数位，通常采取浮点数规格化形式，即规定尾数的最高位数必须是一个有效值，即1/2≤|F|＜1，在尾数用补码表示时，规格化浮点数应满足尾数最高数位与符号位不同，即当1/2≤F＜1时，应有0.1xx...x形式；当-1≤M＜1/2时，应有1.0xx...x形式。

需要注意的是，当M=1/2时，对于原码来说是规格化数，而对于补码来说不是规格化数。

两个浮点数进行相加运算时，首先需要对阶（使它们的阶码一致），然后再进行尾数的相加处理。

单选题

61. 浮点数的一般表示形式为N＝2E×F，其中E为阶码，F为尾数。以下关于浮点表示的叙述中，错误的是（ ）。两个浮点数进行相加运算，应首先（作答此空 ）。

答案：D

解析：

本题考查数据表示基础知识。 　　为了提高运算的精度，需要充分地利用尾数的有效数位，通常采取浮点数规格化形式，即规定尾数的最高数位必须是一个有效值，即1/2≤|F|＜1。在尾数用补码表示时，规格化浮点数应满足尾数最高数位与符号位不同，即当1/2≤F＜1时，应有0.1xx...x形式；当-1≤M＜-1/2时，应有1.0xx...x形式。 　　需要注意的是，当M=-1/2时，对于原码来说是规格化数，而对于补码来说不是规格化数。 　　两个浮点数进行相加运算时，首先需要对阶（使它们的阶码一致），然后再进行尾数的相加处理。

单选题

62. 两个同符号的数相加或异符号的数相减，所得结果的符号位SF和进位标志CF进（ ）运算为1时，表示运算的结果产生溢出。

答案：D

解析：

符号数算术运算的溢出可根据运算结果的符号位和进位标志判别。该方法适用于两同号数求和异号数求差使判别溢出。溢出的逻辑表达式为：

VF=SF⊕CF

即利用符号位和进位标志相异或，当异或结果为1时表示发生溢出；当异或结果为0时，则表示没有溢出。本题选D。

单选题

63. 就目前计算设备的计算能力而言，数据加密标准DES不能抵抗对密钥的穷举搜索攻击，其原因是（ ）。

答案：B

解析：

DES不能抵抗对密钥的穷举搜索攻击的主要原因是其密钥长度较短（56位有效密钥），导致现代计算设备可在合理时间内完成穷举攻击。本题选B。

单选题

64. （ ）不属于系统总线。

答案：C

解析：

简而言之，系统总线就是用来连接微机各功能部件而构成一个完整微机系统的总线，因此系统总线是微机系统中最重要的总线，我们常说的微机总线就是指系统总线，比如PC总线、ISA总线、EISA总线、PCI总线等都属于系统总线。 SCSI是小型计算机系统接口的简称，是一种智能的通用接口标准。可以说是各种计算机与外部设备之间的接口标准。本题选C。

单选题

65. cache 存储器一般采用（ ）存储器件构成。

答案：B

解析：

cache存储器一般采用静态随机访问存储器（SRAM）技术，这种存储器的速度比动态RAM快，能够跟得上CPU的要求，弥合了CPU和主存之间的速度差距。 答案：B

单选题

66. 硬磁盘存储器的道存储密度是指（ ），而不同磁道上的位密度是（作答此空）。

答案：A

解析：

硬磁盘存储器的道存储密度是指沿磁盘半径方向单位长度上的磁道数，而不同磁道上的位密度是靠近圆心的密度大 。本题选A。

单选题

67. 硬磁盘存储器的道存储密度是指（作答此空），而不同磁道上的位密度是（ ）。

答案：D

解析（AI 生成）：

道密度指沿磁盘半径方向上单位长度的磁道数，反映磁道排列的疏密；位密度则指同一磁道圆周上单位长度记录的二进制位数。柱面数是不同盘面上同号磁道的组合，与道密度定义不同。

单选题

68. 某虚拟存储系统采用最近最少使用（LRU）页面淘汰算法。假定系统为每个作业分配3个页面的主存空间，其中一个页面用来存放程序。现有某作业的部分语句如下： Var A: Array[1..128，1..128] OF integer; i，j: integer; FOR i:=1 to 128 DO FOR j:=1 to 128 DO A[i，j]:=0; 设每个页面可存放128个整数变量，变量i、j放在程序页中，矩阵A按行序存放。初始时，程序及变量i、j已在内存，其余两页为空。在上述程序片段执行过程中，共产生（作答此空）次缺页中断。最后留在内存中的是矩阵A的最后（）。

答案：B

解析：

本题考查的是操作系统虚拟存储管理方面的基本知识。 　　试题（27）数组A[128][128]总共有128行，128列，即每一个页面可以存放1行。也就是说，矩阵的2行刚好放在2页内，访问它们需要中断2次，这样128行总共需要中断128次。 　　试题（28）留在内存中的是矩阵的最后2行。

单选题

69. 双层双面的只读DVD盘片的存储容量可以达到（ ）。

答案：C

解析：

MPEG-1技术的成熟促成了VCD的诞生。MPEG-2标准出现后，电视质量是广播级的质量，由于广播级数字电视的数据量要比MEPG-1的数据量大的多，而CD-ROM的容量尽管有近700多兆字节，仍满足不了存放MPEG-2 Video节目的要求，这种需求也促成了DVD的问世。

1995年，一个由Sony和Philips Electronic DV公司领导的国际财团与另一个由Toshiba和Time Warner Entertainment公司领导的国际财团分别提高了两个不兼容的高密度CD（high density compact disc，HDCD）规格。同年10月，两个财团终于同意盘片的设计按Toshiba/Time Warner公司的方案，而存储在盘上的数据编码按Sony/Philips公司的方案。从理论上讲，单层单面DVD盘片能够存储4.7GB的数据量，单面双层盘片的容量为8.5GB，而双层双面的只读DVD盘片的存储容量为17GB。本题选C。

使用盘片的两个面来记录数据，以及在一个面上制作两个记录层，是提高DVD容量的重要措施。

单选题

70. CPU中译码器的主要作用是进行（ ）。

答案：B

解析：

在计算机中，通常都是二进制代码，如果我们要将一个信息放到计算机中去表述，就都需要将其编码为二进制代码，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。而译码就是编码的逆过程。 CPU中的译码器的主要作用是对指令进行译码。本题选B。

单选题

71. 单指令流多数据流计算机由（ ）。

答案：B

解析：

单指令流多数据流计算机由单一控制器、多个执行部件和多个存储器模块组成 。本题选B。

单选题

72. 某计算机指令字长为16位，指令有双操作数、单操作数和无操作数3种格式，每个操作数字段均用6位二进制表示，该指令系统共有m条（m<16）双操作数指令，并存在无操作数指令。若采用扩展操作码技术，那么最多还可设计出（）条单操作数指令。

答案：B

解析：

若指令字长为16位。每个操作数字段均用6位，则可设置16（216-6-6）条双操作数指令。当双操作数指令数m小于16时，余下的编码可作为扩展码（24- m个）。若为单操作数指令，则可将其中的一个操作数字段扩展为操作码（26个），因此共扩展出（24-m）×26条单操作数指令，考虑到还有无操作数指令，所以单操作数指令中必须至少留出一个编码，用于扩展无操作数指令，因此，最多还可设计出（24-m）×26-1条单操作数指令。

单选题

73. 阵列处理机属于（ ） 计算机。

答案：B

解析：

根据阵列机的定义，它将大量重复设置的处理单元互连构成阵列，在单一控制部件的控制下，向各处理单元分配各自的数据，用以达到并行的执行同一条指令的目的。因此，阵列处理是单指令流多数据流（SIMD）计算机。本题选B。

单选题

74. 在计算机的浮点数表示中，主要影响数值表示范围的是 （ ），影响计算精度的是 （作答此空）。

答案：A

解析：

在计算机的浮点数表示中，主要影响数值表示范围的是‌阶码的位数‌，影响计算精度的是‌尾数的位数‌。本题选A。

单选题

75. 已知一个数的补码表示为[x]补，那么[-x]补可以通过对[x]补执行（ ）得到。

答案：B

解析：

在计算机系统中，对一个数的补码执行“包括符号位在内全部取反，再加1”的操作，即可得到其相反数的补码。这是补码系统定义中的核心性质。 选项A，缺少最后的“加1”步骤，得到的是反码。 选项C，描述的是原码转反码的操作，与本题补码转换无关。 选项D，描述的是原码（或绝对值）转补码时的一种可能操作，但不符合补码系统内直接求相反数的标准定义。

单选题

76. 每秒百万次浮点运算的英文是（ ）。

答案：B

解析：

MFLOPS（Million Floating-point Operations Per Second）即“每秒百万次浮点运算”，是衡量计算机浮点运算速度的单位。 CPI（Cycles Per Instruction）表示每条指令所需的时钟周期数。 MIPS（Million Instructions Per Second）表示每秒百万条指令数。 GFLOPS（Giga Floating-point Operations Per Second）表示每秒十亿次浮点运算。 因此，对应“每秒百万次浮点运算”的正确英文缩写是 MFLOPS。

单选题

77. 高性能电脑实现高效多任务并发的核心技术是（ ）。

答案：A

解析：

多线程技术通过在单个进程内并发执行多个线程，充分利用多核处理器的并行能力，并通过快速切换线程上下文来实现高效的多任务并发，从而显著提升系统吞吐量和响应速度。 选项B主要用于扩展内存空间和管理内存隔离，并非直接实现多任务并发的核心技术。 选项C旨在加速磁盘访问，与多任务并发无直接关联。 选项D专注于图形渲染和并行计算，虽可辅助特定任务，但并非通用多任务并发的核心。

单选题

78. 在计算机体系结构中，CMP的核心是（ ）。

答案：A

解析：

CMP（片上多处理器）即我们通常所说的多核处理器，其最核心的特征是将多个独立的处理器核心集成到单一芯片（一个封装）中，这些核心可以并行执行任务，从而提升整体计算性能。其他选项虽与处理器技术相关，但并非CMP的核心定义： 选项B描述的是超线程技术（如Intel HT），它通过逻辑线程提升单核利用率，与多核集成不同。 选项C描述的是多核间的一种通信或架构方式（如共享缓存或内存），属于实现细节而非核心定义。 选项D描述的是低功耗设计方向（如ARM big.LITTLE），虽常见于多核芯片，但非CMP的本质特征。

单选题

79. 某个计算机中心有28台微机，每台微机有24个应用，每个应用占用1个端口地址，则这个计算机中心所有应用的地址总数为（ ）。

答案：D

解析：

根据题意，该计算机中心共有 ‌28台微机‌，每台微机运行 ‌24个应用‌，每个应用占用 ‌1个端口地址‌。因此，所有应用所占用的端口地址总数为： 28×24=672 所以，‌这个计算机中心所有应用的端口地址总数为 672‌。‌‌

单选题

80. CD上声音的采样频率为44.lkHz，样本精度为16b/s，双声道立体声，那么其未经压缩的数据传输率为（）。

答案：C

解析：

本题考查波形声音信号的数据传输率。 波形声音信息是一个用来表示声音振幅的数据序列，它是通过对模拟声音按一定间隔采样获得的幅度值，再经过量化和编码后得到的便于计算机存储和处理的数据格式。未经压缩的数字音频数据传输率可按下式计算： 数据传输率(b/s )=采样频率(Hz)×量化位数((b)×声道数

单选题

81. 设集合Z26{0,1,…,25｝， 乘法密码的加密函数为Ek:Z26→Z26，Zki=(ki)mod 26，密钥k∈Z26-{0)，则加密函数K7(i）=(7i)mod 26是一个（ ）函数。

答案：D

解析：

在密码学中，乘法密码要能正确解密，必须要求密钥与模数互质，此时加密函数是‌双射‌。

单选题

82. 消息摘要算法MD5(Message Digest)是一种常用的Hash函数。MD5算法以一个任意长数据块作为输入，其输出为一个（ ）比特的消息摘要。

答案：A

解析：

消息摘要算法MD5（Message Digest Algorithm 5）是一种广泛使用的哈希函数，它将任意长度的输入数据转换为一个固定长度的输出——即‌128比特‌（16字节）的消息摘要，通常表示为32位的十六进制字符串。

单选题

83. 设用2KX4位的存储器芯片组成16KX8位的存储器（地址单元为0000H~3FFFH，每个芯片的地址空间连续），则地址单元0B1FH所在芯片的最小地址编号为（ ）。

答案：B

解析：

由2KX4位的存储器芯片组成容量为16KX8位的存储器时，共需要16片（16KX8/ （2KX4））。用2个存储器芯片组成2KX8的存储空间（每个芯片的地址空间连续），16KX8位的存储空间共分为8段，即0000H07FFH，0800H0FFFH ，1000H17FFH，1800H1FFFH，2000H27FFH，2800H2FFFH，3000H37FFH，3800H3FFFH。显然，地址单元0B1FH所在芯片的起始地址为0800H。

单选题

84. 某计算机有14条指令，其使用频度分别如下表所示； I1 .15 I2 .15 I3 .14 I4 .13 I5 .12 I6 .11 I7 .4 I8 .4 I9 .3 I1 .3 这14条指令的指令操作码用等长码方式编码，其编码的码长至少为（作答此空）位。若只用两种码长的扩展操作码编码，其平均码长至少为（ ）位。

答案：B

解析（AI 生成）：

14 条指令用等长操作码编码，n 位可编 2 的 n 次方种码字，需满足其不小于 14，n 取 4 得 16 种，故至少 4 位。3 位只有 8 种不够用，5、6 位虽够却浪费编码空间。

单选题

85. PC 机处理人耳能听得到的音频信号，其频率范围是（ ）。

答案：C

解析：

声音是一种重要的媒体表现形式，多媒体计算机中可以处理的就是人耳能听到的音频信号。声音是通过空气传播的一种连续的波，声音信号由许多频率不同的信号组成。声音信号的一个重要参数就是带宽，它用来描述复合信号的频率范围。频率范围为2020kHz的信号称为音频信号，一般来说，人的听觉器官能感知的声音频率也大约在2020kHz之间。

单选题

86. 以下属于非对称加密算法的是（ ）。

答案：C

解析：

高级加密标准（Advanced Encryption Standard，AES）是一种对称分组加密算法，由比利时密码学家 Joan Daemen 和 Vincent Rijmen 设计，2001 年由美国 NIST 正式发布，用来替代老旧的 DES。它的分组长度固定为 128 位，密钥长度可选 128/192/256 位，加密过程包含 字节替换、行移位、列混淆、轮密钥加 四个步骤。目前是全球使用最广泛的对称加密标准，广泛应用于 SSL/TLS、磁盘加密、VPN 等场景。 罗纳德·李维斯特密码 4（Rivest Cipher 4，RC4）是一种对称流加密算法，由 RSA 公司的 Ron Rivest 于 1987 年设计。它通过密钥初始化一个 256 字节的 S 盒，然后逐字节生成伪随机密钥流，与明文进行 XOR 运算完成加密。RC4 曾广泛用于 WEP、WPA、SSL/TLS 等协议，但因存在弱密钥、密钥流重复等严重漏洞，2015 年已被 GitHub 等全面弃用，目前不推荐用于任何安全场景。 Rivest-Shamir-Adleman，RSA是一种非对称加密算法，1977 年由 Ron Rivest、Adi Shamir、Leonard Adleman 三人提出，名字取自三人姓氏首字母。它基于大整数质因数分解的数学难题：公钥加密、私钥解密。RSA 是第一个同时支持加密和数字签名的算法，目前广泛用于 SSL/TLS 握手、数字证书、电子签名等场景。常用密钥长度为 2048 位或 4096 位。 消息摘要算法 5（Message-Digest Algorithm 5，MD5）由 Ron Rivest 于 1991 年设计，1992 年公开，是一种哈希（摘要）算法，不是加密算法。它能将任意长度的输入转换为固定 128 位（32 个十六进制字符）的哈希值，具有不可逆、雪崩效应等特点。曾广泛用于密码存储和文件校验，但 2004 年王小云教授团队证明了 MD5 存在碰撞攻击漏洞，目前在安全敏感场景（如数字签名、SSL 证书）中已被淘汰，推荐使用 SHA-256 替代。

单选题

87. 内存按字节编址，地址范围为 90000H ~ CFFFFH，现用 16K×8bit 的芯片构成该内存，需要多少（ ）块。

答案：A

解析：

首先计算该内存地址空间大小： CFFFFH - 90000H + 1 = 40000H = 4 × 65536 = 262144 字节 = 256KB。现有16K × 8bit=16KB的芯片，则需要256KB ÷ 16KB = 16 块。

单选题

88. 以下哪种场景明确没有使用数字签名（ ）。

答案：B

解析（AI 生成）：

HTTP 是明文传输协议，本身不对报文做数字签名，靠 TLS 才获得加密与认证。数字证书由 CA 签名，软件分发用发布者签名校验完整性，密码存储用的是加盐散列，故 HTTP 明确未使用数字签名。

单选题

89. 软件工程中，MTBF 越高代表（ ）。

答案：A

解析：

平均无故障工作时间（Mean Time Between Failure，MTBF）值越大说明越久才故障一次，系统越可靠。

单选题

90. CPU主要由算术逻辑单元、（ ）、状态寄存器和通用寄存器等组成。

答案：A

解析：

题干列出的算术逻辑单元、状态寄存器、通用寄存器都属于CPU运算器的组成部分，运算器还缺一个核心部件就是累加器（ACC），它专门用于存放操作数和运算结果，是运算器中最基本的寄存器。B指令寄存器和C程序计数器都属于控制器，不属于运算器这个系列；D时序电路也属于控制器，负责产生时序信号，和运算器是并列关系，所以都不对。

单选题

91. CPU 的核心部件不包括（ ）。

答案：C

解析：

运算器（ALU）负责算术和逻辑运算，是CPU的必选项。 控制器负责从内存取指令、译码并生成微操作控制信号，指挥各部件协同工作。 存储器通常指主存（RAM/ROM），属于计算机的三级存储体系（Cache-主存-辅存）中的一级，它独立于CPU芯片之外。CPU内部只包含容量极小的寄存器堆，不包含大容量主存。 寄存器是CPU内部的临时高速存储单元（如通用寄存器、PC、IR），用于暂存指令和中间结果。

单选题

92. 计算机中采用IEEE754单精度浮点数表示数据，若两个浮点数进行加法运算，下列对阶操作正确的是（ ）。

答案：B

解析：

大阶码的指数大，将大阶调小意味着把大数缩小，会导致尾数左移（相当于乘以2），若大数尾数高位有1，左移会溢出丢失高位数据，精度损失严重。小阶码代表的数值小，将其阶码增大（即除以2的倍数），尾数相应右移（相当于除以2）。虽然右移会丢失低位的精度（舍入误差），但高位数据保留，符合计算机浮点运算的“保护高位”原则。 大阶调小是大数变小，应尾数左移，但左移容易造成高位溢出，是错误操作。 小阶调大是正确的方向，但方向对了，动作错了。阶码增大意味着数值要“除以2”，尾数应该是右移（变小），而不是左移（变大）。

单选题

93. 下列关于复杂指令集计算机（CISC）和精简指令集计算机（RISC）的描述，正确的是（ ）。

答案：B

解析：

CISC（复杂指令集）的指令长度可变（如x86的1~15字节），寻址方式种类繁多（直接、间接、基址、变址等）。相反，指令长度固定、寻址方式少是RISC的特点。 RISC采用硬布线控制（组合逻辑电路）代替微程序控制，控制信号直接从译码器输出，无需读取微指令ROM，因此单周期执行速度更快，且有利于流水线。 指令数量少、只保留常用简单指令（如Load/Store架构）正是RISC的特点；CISC的指令数量多且复杂，包含如“字符串复制”等专用指令。 RISC极其适合流水线（所有指令等长，规整），但其通用寄存器数量通常更多（如32个或64个），目的是减少访问主存的次数，用寄存器代替内存操作数。

单选题

94. 以下关于流水线技术的描述，正确的是（ ）。

答案：C

解析：

流水线不缩短单条指令的执行时间（从取指到写回的总时延不变），它只是通过“重叠执行”让平均每段时间内完成更多指令，即提升吞吐率。 设段数为k，指令数为n，吞吐率 = n / (k + n - 1)。当n→∞时，吞吐率趋近于1（每条指令占一个时钟周期），但永远小于1，且段数过多会导致流水寄存器延迟增大，实际吞吐率反而下降。 流水线的冒险（Hazards） 分为三类：结构冒险（硬件资源冲突）、数据冒险（指令间数据依赖）、控制冒险（分支跳转）。这些都会导致流水线停顿（Stall），使实际吞吐率低于理论峰值。 流水线正是通过多条指令在时间上重叠执行，实现了指令级并行（ILP），是提升CPU性能的核心技术。

单选题

95. 在计算机体系结构中，指令流水线的加速比主要取决于（ ）。

答案：A

解析：

加速比公式 S = (k × n) / (k + n - 1)。k为流水线段数，n为指令总数。当n远大于k时，S≈k，所以段数k和指令数量n直接决定了加速效果。 内存容量只影响程序能否加载，不影响指令重叠执行的效率。 总线带宽影响数据吞吐，但不改变流水线的段间并行度。 寄存器位数（如32位/64位）影响单次运算的数据宽度，但与流水线加速比无关。

单选题

96. 在补码规格化中，浮点数规格化的要求是（ ）。

答案：A

解析：

在计算机的补码规格化中，要求尾数的最高数值位（即小数点后第一位）与符号位相反。例如正数符号位为0，尾数最高位必须为1；负数符号位为1，尾数最高位必须为0。这确保了尾数充分利用了有效位数，避免了前导零导致的精度浪费。 数符与尾数最高位相同表示尾数绝对值小于0.5（如0.0xxx），是非规格化数，会损失精度。 这是原码规格化的描述（0.5 ≤ |M| < 1），但IEEE754标准中，规格化数的尾数隐含整数位1（即1 ≤ M < 2），并非C选项的表述。 这是科学计数法中有效数字的范围（1 ≤ |M| < 10），不适用于二进制浮点数规格化的精确定义。

单选题

97. 以下关于操作系统进程管理的描述，正确的是（ ）。

答案：B

解析：

进程调度的核心是分配CPU控制权，通常优先调度高优先级进程（抢占式）或采用时间片轮转，低优先级进程可能饥饿。 这是经典的死锁四必要条件（Coffman条件），四个条件同时成立才会死锁，破坏任意一个即可预防死锁。 进程和线程都可以并发执行（多核下并行）。区别在于线程是轻量级实体，共享进程的资源（内存空间、文件等），进程间资源独立。 PCB（进程控制块）存储大量信息：进程状态（就绪/运行/阻塞）、程序计数器、寄存器内容、优先级、内存分配信息等。

单选题

98. 以下关于加密技术的描述，正确的是（ ）。

答案：C

解析：

对称加密（如AES）使用相同密钥。 非对称加密（RSA）速度慢，不适合大量数据，通常用于数字签名或密钥交换。 哈希函数（如SHA-256）的特性：输入任意长度、输出固定长度、单向不可逆（无法从摘要反推原文）。 数字签名（如RSA签名）既能验证完整性（篡改则验签失败），又能验证发送者身份（公钥验签，持有私钥者唯一），实现不可否认性。

单选题

99. 依据Flynn分类法，传统的单处理器计算机属于（ ）类型。

答案：A

解析：

Flynn分类法依据指令流与数据流的数量划分体系结构。传统单处理器在同一时刻仅能提取并执行一条指令，且该指令仅作用于一条数据，符合“单指令流单数据流”（SISD）定义。选项B（SIMD）为单指令流多数据流，常见于向量处理器或GPU的特定工作模式，单处理器不具备该能力。选项C（MISD）为多指令流单数据流，在通用计算体系中几乎不存在实际模型。选项D（MIMD）为多指令流多数据流，对应多核处理器或多机系统。

单选题

100. 某32位微处理器的系统总线工作频率为33MHz，总线宽度为32位，则该总线的最大数据传输率约为（ ）MB/s。

答案：C

解析：

总线最大数据传输率（带宽）= 总线宽度（字节）× 工作频率（Hz）。32位即4字节，计算得 4 × 33 = 132 MB/s。选项A误将32位按1字节处理，仅保留了频率数值。选项B按16位（2字节）计算，属于位宽换算错误。选项D按64位（8字节）计算，数值扩大一倍，系将32位误认为64位。

单选题

101. 在Cache的地址映射方式中，直接映射方式下，主存地址被划分为（ ）三个字段。

答案：D

解析：

直接映射将主存地址划分为“标记（Tag）”“块号（Index）”“块内地址（Offset）”三个字段，CPU根据块号索引Cache行，再比较标记判定命中。选项A中的“区号”虽在物理意义上近似于标记，但并非标准术语。选项B与C中的“组号”属于组相联映射的地址结构，组相联映射中需先定位组，再在组内比较标记，与直接映射不同。

单选题

102. 在中断响应过程中，CPU在响应中断后、执行中断服务程序之前，硬件会自动完成的操作是（ ）。

答案：B

解析：

中断响应周期中，CPU硬件逻辑自动将当前程序计数器（PC，即断点地址）和程序状态字（PSW）压栈或保存，以便后续恢复现场。选项A错误，保存通用寄存器属于“保护现场”，由中断服务程序中的软件指令完成。选项C错误，执行服务程序第一条指令属于中断处理阶段，非响应阶段。选项D错误，硬件仅自动关闭同级及低优先级中断，并非屏蔽所有外部中断（不可屏蔽中断仍可响应）。

单选题

103. 以下关于总线仲裁的描述中，错误的是（ ）。

答案：D

解析：

分布式仲裁虽无中央仲裁器，但每个设备仍需具备独立的仲裁逻辑（如仲裁号比较器）以参与总线竞争，并非完全不需要仲裁硬件，故D表述错误。选项A正确，链式查询中授权信号逐级传递，任一设备故障会导致下游设备均无法获得总线使用权。选项B正确，计数器初值决定查询起点，改变初值即可调整设备优先级顺序。选项C正确，独立请求方式为每台设备配备独立的总线请求线与授权线。

单选题

104. 某浮点数格式为：阶码4位（含1位阶符，补码表示），尾数6位（含1位数符，补码表示）。若某数的真值为 −0.1011 × 2⁻⁰¹¹，则其在机器中的浮点数表示为（ ）。

答案：A

解析：

阶码为−3（二进制−011），4位补码表示为1101。尾数−0.1011的补码需将0.1011的数值位（10110）取反加1得01010，符号位为1，故尾数为101010。组合阶码与尾数得到1101 101010.

单选题

105. 在软件风险分析中，已知风险（Known Risk）是指（ ）。

答案：A

解析：

已知风险是在项目初期通过分析可提前识别与评估的风险（如人员离职、技术难点）。选项B错误，已发生的事件属于“问题”而非风险。选项C为“未知风险”。选项D错误，风险贯穿整个生命周期，非仅存于计划中。

单选题

106. 数字信封（Digital Envelope）技术结合了（ ）技术。

答案：A

解析：

数字信封用非对称加密保护对称密钥（会话密钥），用对称加密加密实际数据。选项B用于完整性与认证，选项C与D均为安全防护机制，不涉及组合加密。

单选题

107. 下列关于机器数表示范围的叙述中，正确的是（ ）。

答案：A

解析：

n位原码和反码的表示范围对称，均为 -(2ⁿ⁻¹ - 1) ~ +(2ⁿ⁻¹ - 1)，即 -127 ~ +127。补码和移码比原码多表示一个负数，范围为 -2ⁿ⁻¹ ~ +(2ⁿ⁻¹ - 1)，即 -128 ~ +127。移码的表示范围与补码相同，只是编码方式不同（符号位取反）。因此A正确，B/C/D均描述错误。

单选题

108. 在Cache的写策略中，若采用"写回法"，则当Cache块被替换时，需要（ ）。

答案：B

解析：

写回法（Write Back）的核心是：CPU写Cache时只更新Cache，不立即更新主存，并设置脏位（Dirty Bit）。当Cache块被替换时，检查脏位——若为1，则将块写回主存；若为0，则直接丢弃。选项A忽略了脏位判断；选项C过于绝对，未修改的块无需写回；选项D描述的是全写法（Write Through）。

单选题

109. 在指令系统中，若操作数直接包含在指令字中，这种寻址方式称为（ ）。

答案：A

解析：

立即寻址（Immediate Addressing）的特点是操作数本身作为指令的一部分直接给出，无需访问内存或寄存器获取操作数，速度快但灵活性差。直接寻址是在指令中给出操作数的内存地址；寄存器寻址的操作数在寄存器中；隐含寻址的操作数隐含在操作码中（如堆栈操作）。因此选A。

单选题

110. 在总线仲裁方式中，独立请求方式的优点是（ ）。

答案：D

解析：

独立请求方式中，每个设备都有一对独立的请求线（BR）和授权线（BG），总线控制器可以同时接收所有请求，并根据优先级策略选择授权，响应速度快。选项A是链式查询的优点；选项B错误，链式查询对故障敏感，独立请求方式中某设备故障不影响其他设备，因此具有高可靠性，但这不是其最突出的"优点"；选项C中"优先级可灵活调整"是计数器定时查询方式的优点。D完整准确地描述了独立请求方式的特征，是正确选项。

单选题

111. 在IEEE754单精度浮点数格式中，阶码的偏置常数（Bias）为（ ）。

答案：A

解析：

IEEE754标准中，单精度浮点数阶码占8位，偏置常数为2⁷ - 1 = 127。双精度浮点数阶码占11位，偏置常数为2¹⁰ - 1 = 1023。选项B为干扰项，选项C/D为双精度的偏置值。因此选A。

单选题

112. CPU中哪一个寄存器是为ALU提供一个工作区，用来暂存数据的？

参考答案：

累加寄存器或AC

解析：

运算时累加器AC会给ALU提供一个工作区间，例如进行减法运算时，ALU会将被减数存放于累加器AC中，再从内存中提取减数参与运算，再将运算结果存放于累加器AC中，累加器AC再将运算结果返回内存。 累加器AC用于存储运算中的中间结果，再将运算结果返回内存。

问答题

113. 在指令系统中哪一种指令系统是与主存直接交互，并由微程序控制的？

参考答案：

复杂指令系统或CISC

解析：

在复杂指令集系统CISC中，由于指令数量众多且复杂，所以主要考虑微程序控制器执行指令方式。

问答题

114. Cache与主存的映射是由硬件还是软件自动完成的？

参考答案：

解析（AI 生成）：

Cache 与主存之间的地址映射、块替换与一致性维护全部由硬件自动完成，对程序员透明，无需软件干预。软件只需保证程序访存局部性良好，映射方式在硬件设计阶段就已确定。

问答题

115. 哪种校验码采用模2运算？

参考答案：

解析（AI 生成）：

CRC 循环冗余校验码采用模 2 运算：数据与生成多项式做模 2 除法，余数作校验位，校验时再模 2 除，余数为 0 判为无错。模 2 运算不计进位与借位，等价于异或，硬件实现简单。

问答题

116. 对于海明码，设数据位是n位，校验位是K位，则n和K必须满足的关系式是？

参考答案：

设数据位是n位，校验位是K位，则n和k必须满足以下关系： 2^K≥n+K+1

解析（AI 生成）：

K位校验位可组合出2^K种取值，其中一种用于表示无差错，其余必须能指出n个数据位与K个校验位共n+K个位置上的单比特错误，故需满足2^K≥n+K+1；取满足该式的最小K即为校验位位数。

问答题